一种半导体器件及其制作方法技术

本申请提供了一种半导体器件及其制作方法，涉及半导体技术领域。该半导体器件包括第一类型衬底；位于第一类型衬底一侧的第一类型外延层；位于外延层内的第二类型阱区；位于第二类型阱区内的第一类型掺杂区；部分或全部位于第一类型掺杂区内的第一类型电阻区；位于第二类型阱区与第一类型掺杂区一侧的栅极区；位于第一类型电阻区与第一类型掺杂区一侧的源极金属区；其中，第一类型电阻区为正温度系数区。本申请提供的半导体器件及其制作方法具有在器件短路时，防止器件损坏的效果。防止器件损坏的效果。防止器件损坏的效果。

【技术实现步骤摘要】
一种半导体器件及其制作方法


[0001]本申请涉及半导体
，具体而言，涉及一种半导体器件及其制作方法。

技术介绍

[0002]传统的平面MOSFET在发生短路事件时，低的电阻将产生大的短路电流，造成器件热失效，甚至热烧毁。而根据业界目前已有的技术方案，抗短路能力提高，也就是减小短路条件下的峰值电流，将对R
DS（on）
产生很大的负面影响。
[0003]综上，现有技术中存在当平面MOSFET短路时，容易出现器件损坏的问题。

技术实现思路

[0004]本申请的目的在于提供一种半导体器件及其制作方法，以解决现有技术中存在的当平面MOSFET短路时，容易出现器件损坏的问题。
[0005]为了实现上述目的，本申请实施例采用的技术方案如下：一方面，本申请实施例提供了一种半导体器件，所述半导体器件包括：第一类型衬底；位于所述第一类型衬底一侧的第一类型外延层；位于所述外延层内的第二类型阱区；位于所述第二类型阱区内的第一类型掺杂区；部分或全部位于所述第一类型掺杂区内的第一类型电阻区；位于所述第二类型阱区与所述第一类型掺杂区一侧的栅极区；位于所述第一类型电阻区与所述第一类型掺杂区一侧的源极金属区；其中，所述第一类型电阻区为正温度系数区。
[0006]可选地，所述第一类型电阻区的掺杂浓度低于所述第一类型掺杂区的掺杂浓度。
[0007]可选地，所述源极金属区包括镍金属层以及位于所述镍金属层一侧的铝金属层。
[0008]可选地，所述半导体器件还包括：位于所述第二类型阱区与第一类型掺杂区的第二类型掺杂区；所述第一类型电阻区位于所述第二类型掺杂区的任一侧或位于所述第二类型掺杂区的两侧。
[0009]可选地，所述第一类型电阻区与所述第二类型掺杂区接触；或所述第一类型电阻区位于所述第一类型掺杂区的中间位置。
[0010]可选地，所述第一类型掺杂区的数量包括至少两个，至少两个所述第一类型掺杂区间隔设置，所述第一类型电阻区位于所述至少两个所述第一类型掺杂区与所述第二类型阱区内。
[0011]可选地，所述第一类型电阻区的数量包括至少两个，至少两个所述第一类型电阻区间隔设置，且至少两个所述第一类型电阻区均位于所述第一类型掺杂区内。
[0012]可选地，当所述第一类型为N型时，所述第二类型为P型；当所述第一类型为P型时，所述第二类型为N型。
[0013]另一方面，本申请实施例还提供了一种半导体器件制作方法，所述半导体器件制作方法包括：提供第一类型衬底；基于所述第一类型衬底的一侧制作第一类型外延层；基于位于所述外延层内制作第二类型阱区；基于所述第二类型阱区内制作第一类型掺杂区；制作部分或全部位于所述第一类型掺杂区内的第一类型电阻区；基于所述第二类型阱区与所述第一类型掺杂区一侧制作栅极区；基于所述第一类型电阻区与所述第一类型掺杂区一侧制作源极金属区；其中，所述第一类型电阻区为正温度系数区。
[0014]可选地，所述第一类型电阻区的掺杂浓度低于所述第一类型掺杂区的掺杂浓度。
[0015]相对于现有技术，本申请具有以下有益效果：本申请实施例提供了一种半导体器件及其制作方法，该半导体器件包括第一类型衬底；位于第一类型衬底一侧的第一类型外延层；位于外延层内的第二类型阱区；位于第二类型阱区内的第一类型掺杂区；部分或全部位于第一类型掺杂区内的第一类型电阻区；位于第二类型阱区与第一类型掺杂区一侧的栅极区；位于第一类型电阻区与第一类型掺杂区一侧的源极金属区；其中，第一类型电阻区为正温度系数区。由于本申请提供的半导体器件中，设置有第一类型电阻区，且该第一类型电阻区为正温度系数区，因此在正常工作情况下，第一类型电阻区的阻值较低；而当出现器件短路时，第一类型电阻区的阻值将变得很大，从而限制了短路电流，达到了防止器件损坏的效果。
[0016]为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
[0017]为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
[0018]图1为现有技术中半导体器件的剖面示意图。
[0019]图2为本申请实施例提供的第一种半导体器件的剖面示意图。
[0020]图3为本申请实施例提供的第二种半导体器件的剖面示意图。
[0021]图4为本申请实施例提供的第三种半导体器件的剖面示意图。
[0022]图5为本申请实施例提供的第四种半导体器件的剖面示意图。
[0023]图6为本申请实施例提供的第五种半导体器件的剖面示意图。
[0024]图7为本申请实施例提供的第六种半导体器件的剖面示意图。
[0025]图8为本申请实施例提供的第七种半导体器件的剖面示意图。
[0026]图9为本申请实施例提供的第八种半导体器件的剖面示意图。
[0027]图10为本申请实施例提供的第九种半导体器件的剖面示意图。
[0028]图11为本申请实施例提供的第十种半导体器件的剖面示意图。
[0029]图12为本申请实施例提供的第十一种半导体器件的剖面示意图。
[0030]图13为本申请实施例提供的第十二种半导体器件的剖面示意图。
[0031]图14为本申请实施例提供的半导体器件制作方法的示例性流程图。
[0032]图中：110
‑
第一类型衬底；120
‑
第一类型外延层；130
‑
第二类型阱区；140
‑
第一类型掺杂区；150
‑
第一类型电阻区；160
‑
第二类型掺杂区；170
‑
栅氧层；180
‑
Poly Si；190
‑
层间介质层；200
‑
镍金属层；210
‑
铝金属层。
具体实施方式
[0033]为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
[0034]因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0035]应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，所述半导体器件包括：第一类型衬底（110）；位于所述第一类型衬底（110）一侧的第一类型外延层（120）；位于所述外延层内的第二类型阱区（130）；位于所述第二类型阱区（130）内的第一类型掺杂区（140）；部分或全部位于所述第一类型掺杂区（140）内的第一类型电阻区（150）；位于所述第二类型阱区（130）与所述第一类型掺杂区（140）一侧的栅极区；位于所述第一类型电阻区（150）与所述第一类型掺杂区（140）一侧的源极金属区；其中，所述第一类型电阻区（150）为正温度系数区。2.如权利要求1所述的半导体器件，其特征在于，所述第一类型电阻区（150）的掺杂浓度低于所述第一类型掺杂区（140）的掺杂浓度。3.如权利要求1所述的半导体器件，其特征在于，所述源极金属区包括镍金属层（200）以及位于所述镍金属层（200）一侧的铝金属层（210）。4.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：位于所述第二类型阱区（130）与第一类型掺杂区（140）的第二类型掺杂区（160）；所述第一类型电阻区（150）位于所述第二类型掺杂区（160）的任一侧或位于所述第二类型掺杂区（160）的两侧。5.如权利要求4所述的半导体器件，其特征在于，所述第一类型电阻区（150）与所述第二类型掺杂区（160）接触；或所述第一类型电阻区（150）位于所述第一类型掺杂区（140）的中间位置。6.如权利要求1所述的半导体器件，其特征在于...

【专利技术属性】
技术研发人员：李大龙，刘益丽，莫中友，
申请(专利权)人：通威微电子有限公司，
类型：发明
国别省市：