三维集成电路结构制造技术

公开了一种三维集成电路结构，其包括有源器件管芯和堆叠在有源器件管芯上的无源器件管芯。有源器件管芯包括：第一基板，包括彼此相反的正面和背面；在第一基板的背面上的供电网络；在第一基板的正面上的器件层；在器件层上的第一布线层；以及从供电网络垂直地延伸到第一布线层的贯通接触。无源器件管芯包括：第二基板，包括彼此相反的正面和背面，第二基板的正面面对第一基板的正面；在第二基板的正面上的层间电介质层，层间电介质层包括至少一个孔；在孔中的无源器件；以及在无源器件上的第二布线层，其中第二布线层面对并连接到第一布线层。线层。线层。

【技术实现步骤摘要】
三维集成电路结构


[0001]本公开的实施方式涉及三维集成电路结构和制造其的方法，更具体地，涉及具有改善的电特性的三维集成电路结构和制造其的方法。

技术介绍

[0002]在半导体工业中，需要半导体器件的高容量、纤薄和小尺寸以及使用该半导体器件的电子产品，因此提出了各种封装技术。提供半导体封装来实现集成电路芯片，以胜任在电子产品中的使用。半导体封装通常被配置为使得半导体芯片安装在印刷电路板(PCB)上并且接合线或凸块用于将半导体芯片电连接到印刷电路板。随着电子工业的发展，电子产品对高性能、高速度和紧凑尺寸有日益增长的需求。

技术实现思路

[0003]示例实施方式提供了具有改善的电特性的三维集成电路结构。
[0004]实施方式还提供了制造具有改善的电特性的三维集成电路结构的方法。
[0005]根据实施方式，一种三维集成电路结构可以包括有源器件管芯和堆叠在有源器件管芯上的无源器件管芯。有源器件管芯可以包括包含彼此相反的正面和背面的第一基板、在第一基板的背面上的供电网络、在第一基板的正面上的器件层、在器件层上的第一布线层、以及从供电网络垂直地延伸到第一布线层的贯通接触。无源器件管芯可以包括：包括彼此相反的正面和背面的第二基板，第二基板的正面面对第一基板的正面；在第二基板的正面上的层间电介质层，层间电介质层包括至少一个孔；在孔中的无源器件；以及在无源器件上的第二布线层，其中第二布线层面对并连接到第一布线层。
[0006]根据实施方式，一种三维集成电路结构可以包括：第一管芯，包括依次堆叠的供电网络、第一基板、器件层和第一布线层；在第一管芯上的第二管芯，第二管芯包括依次堆叠在第一布线层上的第二布线层、电容器层和第二基板；从供电网络垂直地延伸到第一布线层的贯通接触；以及在供电网络下方的外部连接构件。贯通接触的下部可以与供电网络的下部线接触。贯通接触的上部可以与第一布线层的电源线接触。贯通接触的下部的宽度可以大于贯通接触的上部的宽度。电力可以通过供电网络、贯通接触、第一布线层和第二布线层从外部连接构件垂直地传输到电容器层。
[0007]根据实施方式，一种三维集成电路结构可以包括：包括多个堆叠的下部线的供电网络；在供电网络上的第一半导体基板；多个晶体管，在第一半导体基板上并构成逻辑电路；第一布线层，在所述多个晶体管上包括多个金属层；贯通接触，将供电网络电连接到所述多个金属层中的第一金属层，贯通接触穿透第一半导体基板并垂直地延伸；在第一布线层上的第二布线层；在第二布线层上的电容器层，电容器层包括层间电介质层和穿透层间电介质层的电容器；以及在电容器层上的第二半导体基板。所述多个晶体管和电容器可以通过第一布线层和第二布线层彼此电连接。
附图说明
[0008]图1示出了显示根据实施方式的逻辑管芯的平面图。
[0009]图2A、图2B、图2C、图2D和图2E示出了分别沿着图1的线A
‑
A'、B
‑
B'、C
‑
C'、D
‑
D'和E
‑
E'截取的截面图。
[0010]图3示出了显示根据实施方式的半导体封装的截面图。
[0011]图4示出了图3所示的部分M的放大截面图，显示根据实施方式的三维集成电路结构。
[0012]图5至图8示出了图3所示的部分M的截面图，显示根据实施方式的制造三维集成电路结构的方法。
[0013]图9A、图9B、图9C、图9D和图9E示出了分别沿着图1的线A
‑
A'、B
‑
B'、C
‑
C'、D
‑
D'和E
‑
E'截取的截面图，显示根据实施方式的逻辑管芯。
具体实施方式
[0014]图1示出了显示根据实施方式的逻辑管芯的平面图。图2A、图2B、图2C、图2D和图2E示出了分别沿着图1的线A
‑
A'、B
‑
B'、C
‑
C'、D
‑
D'和E
‑
E'截取的截面图。
[0015]参照图1和图2A至图2E，逻辑管芯LGC可以包括在第一基板SUB1上的逻辑单元区LCR和连接区CNR。逻辑单元区LCR可以包括构成逻辑电路的逻辑单元(或标准单元)。如本领域已知的，逻辑电路可以包括由基本逻辑门(AND(与)、OR(或)等)组成的布尔逻辑表达式所定义的组合逻辑和时序逻辑电路元件。逻辑电路的示例不限于复用器、寄存器、算术逻辑单元和存储器。图1所示的逻辑单元区LCR可以例如示出多个逻辑单元之一。至少一个贯通接触TCT可以提供在连接区CNR上。
[0016]下面将参照图1和图2A至图2D详细描述逻辑单元区LCR。第一基板SUB1可以具有彼此相反的第一表面SUB1a和第二表面SUB1b。第一表面SUB1a可以是第一基板SUB1的顶表面或正面，第二表面SUB1b可以是第一基板SUB1的底表面或背面。
[0017]器件层可以提供在第一基板SUB1的第一表面SUB1a上。第一基板SUB1可以包括第一有源区PR和第二有源区NR。在实施方式中，第一有源区PR可以是p型金属氧化物半导体场效应晶体管(PMOSFET)区，第二有源区NR可以是n型金属氧化物半导体场效应晶体管(NMOSFET)区。第一基板SUB1可以是化合物半导体基板或包括硅、锗或硅锗的半导体基板。例如，第一基板SUB1可以是硅基板。
[0018]第一有源区PR和第二有源区NR可以由形成在第一基板SUB1的上部上的第二沟槽TR2限定。第二沟槽TR2可以设置在第一有源区PR和第二有源区NR之间。第一有源区PR和第二有源区NR可以隔着第二沟槽TR2在第一方向D1上彼此间隔开。第一有源区PR和第二有源区NR中的每个可以在与第一方向D1交叉的第二方向D2上延伸。
[0019]第一有源图案AP1和第二有源图案AP2可以分别提供在第一有源区PR和第二有源区NR上。第一有源图案AP1和第二有源图案AP2可以在第二方向D2上彼此平行地延伸。第一有源图案AP1和第二有源图案AP2可以是第一基板SUB1的垂直突出部分。第一沟槽TR1可以被限定在相邻的第一有源图案AP1之间以及在相邻的第二有源图案AP2之间。第一沟槽TR1可以比第二沟槽TR2浅。
[0020]器件隔离层ST可以填充第一沟槽TR1和第二沟槽TR2。器件隔离层ST可以包括硅氧
化物层。第一有源图案AP1和第二有源图案AP2可以具有垂直突出高过器件隔离层ST的顶表面的水平的其上部(见图2C)。第一有源图案AP1和第二有源图案AP2中的每个可以在其上部处具有鳍形。器件隔离层ST可以不形成在第一有源图案AP1和第二有源图案AP2的上部上。器件隔离层ST可以形成在第一有源图案AP1和第二有源图案AP2的下侧壁上。
[0021]第一有源图案AP1可以具有形成在其上部上的第一源极/漏极图案SD1。第一源极/漏极图案SD1可以是具有第一导电类型(例如，p型)的杂质区。第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维集成电路结构，包括：有源器件管芯；以及堆叠在所述有源器件管芯上的无源器件管芯，其中所述有源器件管芯包括：包括彼此相反的正面和背面的第一基板；在所述第一基板的所述背面上的供电网络；在所述第一基板的所述正面上的器件层；在所述器件层上的第一布线层；以及从所述供电网络垂直地延伸到所述第一布线层的贯通接触，其中所述无源器件管芯包括：包括彼此相反的正面和背面的第二基板，所述第二基板的所述正面面对所述第一基板的所述正面；在所述第二基板的所述正面上的层间电介质层，所述层间电介质层包括至少一个孔；在所述孔中的无源器件；以及在所述无源器件上的第二布线层，以及其中所述第二布线层面对并连接到所述第一布线层。2.根据权利要求1所述的结构，进一步包括在所述供电网络下方用于将电力施加到所述供电网络的外部连接构件。3.根据权利要求2所述的结构，其中所述贯通接触被配置为将施加到所述供电网络的所述电力传输到所述第一布线层和所述第二布线层，以及其中所述第一布线层被配置为将所述传输的电力施加到所述器件层，所述第二布线层被配置为将所述传输的电力施加到所述无源器件。4.根据权利要求1所述的结构，其中所述器件层包括构成逻辑电路的多个晶体管，以及其中所述第一布线层和所述第二布线层被配置为在所述逻辑电路和所述无源器件之间垂直地传输信号。5.根据权利要求1所述的结构，其中所述无源器件包括电容器，所述电容器包括：在所述第二基板的所述正面上的底电极，所述底电极通过所述孔暴露；以及依次堆叠在所述孔中的第一电极、电介质层、第二电极和顶电极，其中所述第一电极的底部与所述底电极接触，其中所述顶电极电连接到所述第二布线层的第一电源线，以及其中所述底电极电连接到所述第二布线层的第二电源线。6.根据权利要求5所述的结构，其中所述第一电极和所述第二电极中的每个具有与所述孔的轮廓对应的圆筒形。7.根据权利要求1所述的结构，其中在所述第一布线层的顶部的连接焊盘直接联接到所述第二布线层的最上面的线。8.根据权利要求1所述的结构，其中所述第一基板包括逻辑单元区和虚设单元区；以及其中所述贯通接触穿透所述虚设单元区。9.根据权利要求1所述的结构，其中所述贯通接触的下部与所述供电网络的下部线接触，以及
其中所述贯通接触的上部与所述第一布线层的电源线接触。10.根据权利要求9所述的结构，其中所述贯通接触的所述下部的宽度大于所述贯通接触的所述上部的宽度。11.一种三维集成电路结构，包括：第一管芯，包括依次堆叠的供电网络、第一基板、器件层和第一布线层；在所述...

【专利技术属性】
技术研发人员：丁少锋，金知炯，朴媛智，安正勋，吴在熙，崔允基，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：