半导体封装制造技术

本发明专利技术公开一种半导体封装，包括：底部封装，包括基板和安装在该基板的上表面上的半导体晶粒；顶部封装，堆叠在该底部封装上，其中该半导体晶粒的该有源表面通过连接元件直接连接到该中间RDL结构，其中该中间RDL结构包括介电层和互连结构，其中该存储器部件通过该中间RDL结构的该互连结构和该半导体晶粒的该硅通孔电连接到该基板。电源或接地信号可以是经由包括半导体晶粒的硅通孔等的较短的导电路径传输到基板的底表面上的焊球，因此可以极大的缩短存储器部件到半导体晶粒、焊球等的连接路径，从而提高传输效率。从而提高传输效率。从而提高传输效率。

【技术实现步骤摘要】
半导体封装


[0001]本专利技术涉及半导体
，尤其涉及一种半导体封装。

技术介绍

[0002]越来越多的高端产品采用了叠层封装(package
‑
on
‑
package，PoP)，例如高带宽PoP(High
‑
Bandwidth PoP，HBPoP)或扇出式PoP(Fan
‑
Out PoP)等。在传统的PoP设计中，逻辑晶粒和存储器晶粒是分开封装的。由于可以单独测试逻辑和存储器晶粒，并且只有通过测试的已知良好晶粒才被封装，因此提高了单个晶粒的可测试性。这使成本保持在较低水平，并允许为特定处理器定制存储器需求。
[0003]然而，传统的PoP设计存在一些限制，可能会在某些实现中产生问题。例如，在传统的扇出式PoP中，信号通过相对较长的路径传输，该路径通常由接合线(bond wire)、引线接合指(wire
‑
bond finger)和到DRAM封装的DRAM焊球(ball)的基板走线(substrate trace)构成，DRAM焊球与穿模通本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，其特征在于，包括：底部封装，包括基板和安装在该基板的上表面上的半导体晶粒，其中该半导体晶粒具有有源表面和耦接到该基板的该上表面的后表面，其中该半导体晶粒包括硅通孔，以及其中该半导体晶粒和该基板的该上表面由第一模塑料封装；顶部封装，堆叠在该底部封装上，其中该顶部封装包括存储器部件；以及中间重分布层(RDL)结构，设置在该顶部封装和该底部封装之间，其中该半导体晶粒的该有源表面通过连接元件直接连接到该中间RDL结构，其中该中间RDL结构包括介电层和互连结构，其中该存储器部件通过该中间RDL结构的该互连结构和该半导体晶粒的该硅通孔电连接到该基板。2.如权利要求1所述的半导体封装，其特征在于，该半导体晶粒包括中央处理单元(CPU)、图形处理单元(GPU)、系统单芯片(SOC)、现场可程序设计门阵列(FPGA)、微控制器单元(MCU)、电源管理集成电路(PMIC)晶粒、射频(RF)晶粒、传感器晶粒、微机电系统(MEMS)晶粒或信号处理晶粒。3.如权利要求1所述的半导体封装，其特征在于，该基板是重分布层(RDL)基板。4.如权利要求1所述的半导体封装，其特征在于，该基板包括：连接垫，设置于该基板的该上表面或靠近该基板的该上表面；导电迹线，将该连接垫与分布于该基板的底表面上或在该基板的底表面附近的球垫互连。5.如权利要求4所述的半导体封装，其特征在于，焊球分别设置在该球垫上。6.如权利要求5所述的半导体封装，其特征在于，通过该硅通孔向该存储器部件提供电源或接地。7.如权利要求1所述的半导体封装，其特征在于，该连接元件包括微凸块。8.如权利要求1所述的半导体封装，其特征在于，在该中间RDL结构与该半导体晶粒的有源表面之间的间隙填充有底部填充材料。9.如权利要求1所述的半导体封装件，其特征在于，穿模通孔设置在该第一模塑料中。10.如权利要求5所述的半导体封装，其特征在于，该存储器部件是包括彼此堆叠的DRAM晶粒的高带宽存储器(HBM)，其中该堆叠的DRAM晶粒垂直互连。11.如权...

【专利技术属性】
技术研发人员：杨亚伦，吴文洲，郭哲宏，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：