晶粒封装结构制造技术

为了解决传统晶粒封装结构的金属线承受能力不足、不能适用于具有位于相对侧的P结与N结的晶粒等问题，本实用新型专利技术提出一种晶粒封装结构，包含一晶粒、一框架、一绝缘层、一外延金属层以及一导电接合层。其中，晶粒包含位于相对侧的一P结及一N结；绝缘层层叠于P结上并形成有一开口，开口连通于P结；外延金属层层叠于绝缘层上并经由开口层叠于P结上；导电接合层层叠于N结与框架之间。通过将P结外延出绝缘层与外延金属层，不需要经过打线工序而不会有金属线，因此可增强电流的规格，亦可降低成品的高度。高度。高度。

【技术实现步骤摘要】
晶粒封装结构


[0001]本技术关于一种小尺寸产品封装的
，尤指一种晶粒封装结构。

技术介绍

[0002]请同时参照图1及图2，其中图1为现有晶粒封装结构的示意图之一，图2为现有晶粒封装结构的示意图之二。对于小尺寸封装产品，如图1及图2所示的晶粒封装结构9的晶粒91，目前业界使用的封装方式是使晶粒91的P结911经由打线(wire bond)工序而以金属线92(例如铜线、金线、铝线、铁线等)与框架93(例如导线架(Lead frame))做电性连结，并使位于P结911的相对侧的N结912经由导电胶94(例如银胶)与框架93做电性连结。
[0003]于上述的晶粒封装结构9中，由于金属线92的线径与电流承受能力有关，通常电流规格小。
[0004]目前已发展出另外一种封装技术，即所谓的晶片尺寸封装(Chip Scale Package，CSP)，于此封装技术中，晶粒的P结与N结需位在同一侧，故并不适用于具有位于相对侧的P结与N结的晶粒。

技术实现思路

[0005]为了解决上述传统晶粒封装结构存在的各种问题，例如金属线承受能力不足、不能适用于具有位于相对侧的P结与N结的晶粒等，本技术提出一种晶粒封装结构，可适用于原有具有位于相对侧的P结与N结的晶粒，利用原有晶粒位于相对侧的P结与N结，将P结外延出一绝缘层与一外延金属层，通过外延金属层直接与例如印刷电路板(PCB)做结合以进行P结输出，而N结则通过导电胶接合层与框架做结合以进行N结输出。
[0006]本技术所提出的晶粒封装结构包含一晶粒、一框架、一绝缘层、一外延金属层以及一导电接合层。其中，该晶粒包含位于相对侧的一P结及一N结；该绝缘层层叠于该P结上并形成有一开口，该开口连通于该P结；该外延金属层层叠于该绝缘层上并经由该开口层叠于该P结上；该导电接合层层叠于该N结与该框架之间。
[0007]如上所述，通过将该晶粒的该P结外延出该绝缘层与该外延金属层，故于该晶粒封装结构中并不需要经过打线工序(即不会有金属线)，因此可增强电流的规格，且因无打线工序(无金属线)，亦可降低成品的高度。
[0008]非限制性地于一实施例中，上述之该绝缘层为一聚酰亚胺(Polyimide，PI)层。
[0009]非限制性地于一实施例中，上述的该绝缘层为一苯环丁烯(Benzocyclobutene，BCB)层。
[0010]非限制性地于一实施例中，上述的该外延金属层为一铜(Cu)层。
[0011]非限制性地于一实施例中，上述的该导电接合层为一导电胶。
[0012]非限制性地于一实施例中，上述的该导电接合层为一银胶(Silver glue)。
[0013]非限制性地于一实施例中，上述的该晶粒封装结构进一步包含一镀锡层(Sn plating)，层叠于该外延金属层上。
[0014]非限制性地于一实施例中，上述的该开口的位置对应于该P结的中央位置。
附图说明
[0015]图1为现有晶粒封装结构的示意图之一。
[0016]图2为现有晶粒封装结构的示意图之二。
[0017]图3为本技术较佳具体实施例的剖面图。
[0018]附图标记
[0019]1ꢀꢀꢀꢀꢀꢀꢀꢀ
晶粒封装结构
[0020]10
ꢀꢀꢀꢀꢀꢀꢀ
封装体
[0021]11
ꢀꢀꢀꢀꢀꢀꢀ
晶粒
[0022]111
ꢀꢀꢀꢀꢀꢀ
P结
[0023]112
ꢀꢀꢀꢀꢀꢀ
N结
[0024]12
ꢀꢀꢀꢀꢀꢀꢀ
框架
[0025]13
ꢀꢀꢀꢀꢀꢀꢀ
绝缘层
[0026]131
ꢀꢀꢀꢀꢀꢀ
开口
[0027]14
ꢀꢀꢀꢀꢀꢀꢀ
外延金属层
[0028]15
ꢀꢀꢀꢀꢀꢀꢀ
导电接合层
[0029]16
ꢀꢀꢀꢀꢀꢀꢀ
镀锡层
[0030]9ꢀꢀꢀꢀꢀꢀꢀꢀ
晶粒封装结构
[0031]91
ꢀꢀꢀꢀꢀꢀꢀ
晶粒
[0032]911
ꢀꢀꢀꢀꢀꢀ
P结
[0033]912
ꢀꢀꢀꢀꢀꢀ
N结
[0034]92
ꢀꢀꢀꢀꢀꢀꢀ
金属线
[0035]93
ꢀꢀꢀꢀꢀꢀꢀ
框架
[0036]94
ꢀꢀꢀꢀꢀꢀꢀ
导电胶
具体实施方式
[0037]为充分了解本技术的目的、特征及效果，以下参照附图描述本技术的较佳具体实施例。
[0038]请参照图3，为本技术较佳具体实施例的剖面图。于图3中显示有一晶粒封装结构1，此晶粒封装结构1包含一晶粒11、一框架12(例如导线架)、一绝缘层13、一外延金属层14以及一导电接合层15，前述各个元件并通过一封装体10封装。
[0039]于图3所示的晶粒封装结构1中，晶粒11包含位于相对侧的一P结111及一N结112，所谓的P结111与N结112为半导体相关产业中所熟知的技术用语，于此不再赘述。
[0040]此外，如图3所示，绝缘层13层叠于晶粒11的P结111上并形成有一开口131，此开口131连通于P结111，且于本实施例中，开口131的位置对应于P结111的中央位置。于实际应用上，开口131的位置相对于P结111的位置可视实际需要加以变化，例如可视不同的(沉积、蚀刻)制程需求而使开口131与P结111之间的相对位置改变，以增加制造上的弹性。
[0041]再如图3所示，外延金属层14层叠于绝缘层13上并经由开口131层叠于晶粒11的P
结111上，且导电接合层15层叠于晶粒11的N结112与框架12之间。
[0042]于本实施例中，上述的绝缘层13可为一聚酰亚胺层(或称PI层)，或者绝缘层13可为一苯环丁烯层(或称BCB层)，另上述的外延金属层14为一铜层，导电接合层15可为一种导电粘着层，例如一导电胶或一银胶。
[0043]又于本实施例中，上述的晶粒封装结构1进一步包含一镀锡层16，层叠于外延金属层14上。
[0044]如上所述的晶粒封装结构1，晶粒11的P结111利用绝缘层13与外延金属层14可直接外延而出并与例如印刷电路板(图未示)做连结，上述结构设计并不需要经过打线工序，亦即不会有金属线(例如铜线)产生，因此可避免传统因为金属线的线径关系所产生的承受能力不足的问题，相对地可增强电流的规格，且因为不需要打线工序而无金属线的配置，因此亦可降低整体晶粒封装结构1的成品的高度。
[0045]本技术在上文中已以较佳具体实施例揭露，然而本领域技术人员应理解的是，该较佳具体实施例仅是用于描述本技术，而不应解读为限制本技术的范围。应注意的是，凡是与该较佳具体实施例等效的变化与置换，均应视为本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶粒封装结构，包含：一晶粒，包含位于相对侧的一P结及一N结；一框架；一绝缘层，层叠于该P结上并形成有一开口，该开口连通于该P结；一外延金属层，层叠于该绝缘层上并经由该开口层叠于该P结上；以及一导电接合层，层叠于该N结与该框架之间。2.根据权利要求1所述的晶粒封装结构，其中该绝缘层为一聚酰亚胺层。3.根据权利要求1所述的晶粒封装结构，其中该绝缘层为一苯环丁烯层。...

【专利技术属性】
技术研发人员：廖皇顺，
申请(专利权)人：力勤股份有限公司，
类型：新型
国别省市：