避免芯片封装注塑冲线的堆叠集成封装结构制造技术

一种避免芯片封装注塑冲线的堆叠集成封装结构，包括封装基板和塑封料；封装基板的底面分布有焊球；在封装基板的顶面装配有晶片；晶片的键合线依序焊接于封装基板顶面的金属布线焊盘上，封装基板顶面的金属布线和封装基板的底面外的焊球连接；塑封料覆盖于封装基板表面，晶片以及封装基板的金属布线包裹在塑封料内。在晶片的表面覆盖有固化的树脂层，晶片以及晶片的键合线包裹于树脂层内。晶片有一组或多组，每组晶片有多个；同组的多个晶片中，各个晶片从下到上依次堆叠，且在下的晶片的表面积大于在上的晶片的表面积。本封装结构可以避免键合线在注塑阶段被冲下榻、碰线等问题，有助于提升产品良率。助于提升产品良率。助于提升产品良率。

【技术实现步骤摘要】
避免芯片封装注塑冲线的堆叠集成封装结构

：
[0001]本技术涉及半导体封装
，具体是一种避免芯片封装注塑冲线的堆叠集成封装结构。

技术介绍

[0002]电子晶片封装技术朝着高密度、低成本、小型化的方向快速发展，其中多die堆叠集成封装是一种提升产品功能密度和降低封装尺寸的有效方法。
[0003]通过wire bonding打线工艺实现多晶片堆叠集成封装是一种目前非常常见的封装结构。如附图1和图2所示的三个晶片堆叠打线的WBBGA封装。这种多晶片堆叠打线封装结构存在问题是，当堆叠的晶片层数越多，最顶层晶片的键合线长度越长、弧度越高，特别是当顶层晶片尺寸特别小的情况下愈发突出。如图2所示，顶层晶片的键合线弧度过高、线长较大，在Molding注塑成型过程中时，键合线极易被流动的塑封料冲塌、冲弯，进而导致相邻的键合丝短路。

技术实现思路

[0004]为了解决现有技术中存在的上述问题，本技术方案提出一种避免芯片封装注塑冲线的堆叠集成封装结构，包括封装基板和塑封料；封装基板的底面分布有焊球；在封装基板的顶面装配有晶片；晶片的键合线依序焊接于封装基板顶面的金属布线的焊盘，封装基板顶面的金属布线和封装基板的底面的焊球连接；塑封料覆盖于封装基板表面，晶片以及封装基板的金属布线包裹在塑封料内；
[0005]其特征是在晶片的表面覆盖有固化的树脂层，晶片以及晶片的键合线包裹于树脂层内。
[0006]进一步的：所述晶片有一组或多组，每组晶片有多个；同组的多个晶片中，各个晶片从下到上依次堆叠，且在下的晶片的表面积大于在上的晶片的表面积。
[0007]多组晶片以组为单位，分布在封装基板的顶面。
[0008]树脂层是由环氧树脂类材料构成。环氧树脂类材料的硬度较重要，硬度大的话应力较大；硬度小的话应力较小，但可能无法很好支撑保护住键合线。在生产实施时，可以根据实际情况评估，选择合适软硬度的材料。
[0009]建议采用传感器芯片封装中采用的晶片上的敏感部位防护胶水(die coating胶)。在传感器芯片封装中，这类胶水主要为了覆盖住晶片上的敏感部位，防止塑封料过大的应力对其造成压力，影响传感器的性能。这种胶水的固化时间很短，不对封装生产时间带来明显的增加。胶水可选用道康宁(杜邦)等品牌产品。
[0010]顶层晶片表面的树脂层的厚度范围是100～400um；树脂层的顶面与塑封料顶部之间距离是不小于100um。
[0011]在生产实践中，顶部晶片的键合线线弧高度一般在50
‑
200um之间，树脂层需要完全覆盖或者大部分覆盖住键合线颈部，所以树脂层高度D须在100～400um。如果树脂层厚度
过大，会导致芯片的封装厚度太大。
[0012]在生产过程中，根据芯片产品的厚度要求以及覆盖线弧情况，在100～400um选择合适厚度。
[0013]按照现有的工艺能力，顶层晶片厚度一般是50～200um。堆叠结构下的晶片厚度一般选择较小的值。顶层晶片面积没有具体限制范围。
[0014]塑封料顶部到树脂层顶部距离H的数值需不小于100um，以保证塑封料包裹的安全性与可靠性。因为塑封料表面需要进行激光打印，激光打印会将表面塑封料烧蚀，如果H过小，会导致激光烧蚀到树脂层。激光打印深度为30～50um，再多留50um安全距离，要求H不小于100um。
[0015]一种结构为：晶片的键合线的全部结构包裹在树脂层内。该结构的点胶工艺要求不太高，但是对对封装结构的体积有影响，适用于普通厚度封装结构。
[0016]另一种结构为：晶片的键合线的部分结构包裹在树脂层内。该结构下，树脂层可以起到进线之间的隔离作用，避免后续工艺中键合线下榻、短接等。该结构的点胶工艺要求较高，但是，该结构对封装结构的体积影响最小，适用于薄型封装结构。具体来说，树脂层呈山坡型，顶层晶片的键合线的大部分颈部及一部分腰部包在树脂层内。
[0017]与现有同类封装结构相比，本技术的封装结构可以避免键合线在注塑阶段被冲下榻、碰线等问题，有助于提升产品良率。
附图说明
[0018]图1是现有技术中的一种多die堆叠打线的WBBGA封装结构剖面示意图；
[0019]图2是图1的俯视角示意图；
[0020]图3是本实施例的封装结构的制造过程示意图。
[0021]图4是本实施例的封装结构的剖面示意图。
[0022]图中：封装基板1、塑封料2、顶层晶片3、中间层晶片4、底层晶片5、键合线6、树脂层7、焊球8。
具体实施方式
[0023]下面结合附图与具体实施方式对本案进一步说明。
[0024]参考图4，一种避免芯片封装注塑冲线的堆叠集成封装结构，包括封装基板1和塑封料2；封装基板的底面分布有焊球8；在封装基板1的顶面装配有晶片；晶片的键合线6依序焊接于封装基板顶面的金属布线的焊盘，封装基板顶面的金属布线和封装基板的底面的焊球连接；塑封料覆盖于封装基板表面，晶片以及封装基板的金属布线包裹在塑封料内。在晶片的表面覆盖有固化的树脂层7，晶片以及晶片的键合线6包裹于树脂层内。
[0025]所述晶片有一组或多组，每组晶片有多个；同组的多个晶片中，各个晶片从下到上依次堆叠，且在下的晶片的表面积大于在上的晶片的表面积。
[0026]本例中是一组三枚晶片，自上而下依次是顶层晶片3、中间层晶片4、底层晶片5。
[0027]树脂层7是由环氧树脂类材料构成，本例采用HIPEC Q1
‑
4939 Semiconductor Protective Coating(半导体保护涂料)。
[0028]顶层晶片表面的树脂层的厚度范围控制在100～400um；树脂层的顶面与塑封料顶
部之间距离不小于100um。
[0029]本封装结构的一种结构为：晶片的键合线的全部结构包裹在树脂层内。
[0030]本封装结构的另一种结构为：晶片的键合线的部分结构包裹在树脂层内。具体如：树脂层呈山坡型，顶层晶片的键合线的大部分颈部以及一部分腰部包在树脂层内。
[0031]本封装结构的实现步骤为：
[0032]1)在wire bonding工序后，对顶层晶片与打线(键合线)进行点胶；
[0033]2)对点胶后的产品进行烘烤；
[0034]3)Molding注塑工序。
[0035]如图3所示，在Wire bonding工序1)后，Molding工序3)前，增加一道工序2)，将树脂胶点在顶层晶片上方，覆盖住晶片和部分键合线。这种胶初始为液态，滴在晶片和键合线上不会造成线下榻、冲线等问题。点胶完成后进行固化烘烤形成固态，固态的胶将键合线的部分区域保护住，从而避免了键合线在注塑阶段被冲下榻、碰线等问题。
[0036]在制造时候，需要注意的几点是：
[0037]1)本例采用的树脂胶初始为液态，烘烤后为固态，胶体具有较小的应力，较小的模量和热膨胀系数，不对晶片本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种避免芯片封装注塑冲线的堆叠集成封装结构，包括封装基板和塑封料；封装基板的底面分布有焊球；在封装基板的顶面装配有晶片；晶片的键合线依序焊接于封装基板顶面的金属布线焊盘上，封装基板顶面的金属布线和封装基板的底面外的焊球连接；塑封料覆盖于封装基板表面，晶片以及封装基板的金属布线包裹在塑封料内；其特征是在晶片的表面覆盖有固化的树脂层，晶片以及晶片的键合线包裹于树脂层内。2.根据权利要求1所述的避免芯片封装注塑冲线的堆叠集成封装结构，其特征是所述晶片有一组或多组，每组晶片有多个；同组的多个晶片中，各个晶片从下到上依次堆叠，且在下的晶片的表面积大于在上的晶片的表面积。3.根据权利要求1所述的避免芯片封装注塑冲...

【专利技术属性】
技术研发人员：徐华云，韩明伟，
申请(专利权)人：南京真芯润和微电子有限公司，
类型：新型
国别省市：