无键合线、无硅通孔的MCM封装结构、设计及加工方法技术

一种无键合线、无硅通孔的MCM封装结构，包括封装基板、晶片和封装料，晶片和封装基板进行物理连接以及电连接后，由封装料包裹构成封装结构。晶片有多个，它们分为上层晶片和下层晶片；上层晶片和下层晶片的正面都朝下；上层晶片与封装基板之间留有间隙，下层晶片的位置在间隙内；上层晶片正面的焊盘处都有多个高凸点，上层晶片与封装基板的顶面焊盘通过高凸点连接；下层晶片正面的焊盘处都有多个矮凸点，下层晶片与封装基板的顶面焊盘通过矮凸点连接。本发明专利技术可以减小封装厚度与尺寸，提升高速高频信号的传输性能，降低了封装成本与工艺难度。度。度。

【技术实现步骤摘要】
无键合线、无硅通孔的MCM封装结构、设计及加工方法

：
[0001]本专利技术属于半导体封装
，具体是一种无键合线bonding wire、无TSV，可以实现薄厚度、小尺寸的多晶片Die(亦称“晶圆裸片”)堆叠封装方法。

技术介绍
：
[0002]电子封装技术发展迅速，为适应电子小型化、集成化、系统化的发展趋势，封装技术逐渐朝着多晶片Die堆叠封装的方向发展，以达到将不同功能的chip芯片集成到一颗封装里面。多Die堆叠封装MCM(Muti
‑
chip module，多芯片模块)目前已经非常成熟，广泛应用于各种产品领域。MCM可以通过多种封装技术实现，如wire bonding打线、flip chip倒装、TSV硅通孔等技术。
[0003]现有技术中，最常见的多Die堆叠封装形式是WB(wire bonding)打线类堆叠封装，可以分为：
[0004]1)打线类基板封装，WBBGA(wire bonding ball grid array)，
[0005]2)打线类框架封装，WBQFN、WBQFP等。
[0006]以WBBGA封装为例，其剖面结构图如附图1所示，俯视图如图2所示(实际打线可能更多更长)。这种工艺形式，在横向方向，由于Die2四周需要通过wire bonding打线工艺引出来占据了一部分空间，加大了封装尺寸；在纵向方向，由于Die2 to Die1 bonding wire打线有一定的弧高H，塑封料必须覆盖并包裹这个线弧高度，所以加大了封装厚度。封装尺寸和厚度是手机、智能穿戴等电子小型化应用市场的重要指标，超小尺寸、超薄厚度的封装在消费类电子应用上具有重要的优势。WB打线的工艺形式在减小封装尺寸与厚度上显得能力不足。另外，在一些高频高速领域的芯片，wire bonding打线工艺的长键合线存在寄生电感电容，也不利于信号完整性和电源完整性，有可能造成信号串扰失真等问题，特别是对于射频和高速数字信号。
[0007]除了WB打线类堆叠封装，也有通过FC(flip chip)倒装形式的叠Die封装方案，其剖面图如附图3所示。这种封装形式没有bonding wire，Die2与Die1之间的倒装互连得益于硅通孔TSV技术得以实现。它的封装尺寸可以做到很小，封装厚度也可以做到很小，封装尺寸仅稍大于主芯片Die2的尺寸，所以可以算得上是CSP(chip scale package)封装。但它的主要的问题是，目前能做硅通孔TSV工艺的封装厂很少，基本为国际上前列的大厂，且成本很高。TSV技术属于3D封装技术范畴，属于先进封装技术，成本高，目前主要应用在高性能计算、5G通信、AI等新兴的高端领域。这些领域的芯片经常要面临将多颗Die进行多层倒装堆叠，参考图4，由于应用领域相对高端，其可以承担较为高昂的封装成本。而对于一般普通领域的消费类芯片，合封的Die数量较少，且一般情况下只需要进行二层堆叠，使用TSV技术无法承受高昂的成本，不满足封装供应链低成本、可生产性强的要求。
[0008]WB和TSV技术是基本的Die堆叠手段，除此之外，也有通过WB+TSV混合方式实现堆叠互连的，原理都类似，主要的问题还是如前面所述源自于WB和TSV自身的特点。

技术实现思路
：
[0009]为了解决以上技术问题，本专利技术提出一种工艺方法，可以实现一种无bonding wire、无TSV，超薄厚度、超小尺寸的多Die堆叠互连封装结构。具体如下：
[0010]一种无键合线、无硅通孔的MCM封装结构，包括封装基板substrate、晶片Die和封装料，晶片Die和封装基板substrate进行物理连接以及电连接后，由封装料包裹构成封装结构。所述晶片Die有多个，它们分为上层晶片和下层晶片；
[0011]上层晶片和下层晶片的正面都朝下；上层晶片与封装基板之间留有间隙，下层晶片的位置在间隙内；
[0012]上层晶片正面的焊盘处都有多个高凸点bump，上层晶片与封装基板substrate的顶面焊盘通过高凸点连接；
[0013]下层晶片正面的焊盘处都有多个矮凸点bump，下层晶片与封装基板substrate的顶面焊盘通过矮凸点连接。
[0014]上层晶片正面的与下层晶片位置对应处无高凸点。
[0015]下层晶片有一个或多个。
[0016]上层晶片和下层晶片之间的电连接是通过封装基板上的电路连接。
[0017]上层晶片正面四周的所有焊盘处都长有高凸点bump；下层晶片正面所有的焊盘处都长有矮凸点bump。
[0018]上层晶片的正面与下层晶片的背面之间留有间隙，间隙内填有填充料；或者上层晶片的正面与下层晶片的背面之间通过DAF膜粘贴。
[0019]上层晶片的正面和/或下层晶片的正面与封装基板之间的间隙内填有底部填充胶underfill。
[0020]高凸点是焊锡凸点solder bump或者是铜柱凸点copper pillar bump；高凸点的高度范围是120～200um。
[0021]矮凸点是微凸点micro bump，矮凸点的高度范围是30～80um。
[0022]上层晶片的尺寸大于下层晶片的尺寸。
[0023]封装结构的版图以及封装设计方法为：
[0024]1)在版图设计阶段，将上层晶片的所有焊盘设计分布到上层晶片的四周，按照最终凸点图bump map位置进行焊盘布局pad layout，以实现高凸点bump在上层晶片正面的四周分布；
[0025]或者通过加一层再分布层RDL(Redistribution layer再分布层)进行焊盘pad重分布，以实现高凸点bump在上层晶片正面的四周分布；
[0026]2)在版图设计阶段，将下层晶片的所有焊盘pad按照最终凸点图bump map的位置来设计；
[0027]或者通过再分布层RDL将矮凸点bump引出到所需位置。
[0028](下层晶片的矮凸点Bump分布可以采用矩阵式分布)。
[0029]封装结构的加工步骤包括：
[0030]工序1)晶圆生长(Wafer Bumping)
[0031]分别将上层晶片和下层晶片所在的晶圆进行晶圆级封装，在晶圆正面分别长好高凸点和低凸点；
[0032]工序2)晶圆研磨和切割(Wafer Grinding&Dicing)
[0033]工序1)制成的晶圆分别进行研磨切割，分别分割成上层晶片和下层晶片；
[0034]工序3)装片(Die Attach)
[0035]取下层晶片、上层晶片依序贴到封装基板substrate上，并分别进行回流焊。
[0036]工序4)注塑(Molding)
[0037]注入塑封料，将芯片用塑封料包封起来；
[0038]工序5)切单(Singulation(package切割))
[0039]将整条注塑后的基板进行切割，分成单颗封装后的芯片。
[本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种无键合线、无硅通孔的MCM封装结构，包括封装基板、晶片和封装料，晶片和封装基进行物理连接以及电连接后，由封装料包裹构成封装结构，其特征是所述晶片有多个，它们分为上层晶片和下层晶片；上层晶片和下层晶片的正面都朝下；上层晶片与封装基板之间留有间隙，下层晶片的位置在间隙内；上层晶片正面的焊盘处都有多个高凸点，上层晶片与封装基板的顶面焊盘通过高凸点连接；下层晶片正面的焊盘处都有多个矮凸点，下层晶片与封装基板的顶面焊盘通过矮凸点连接。2.根据权利要求1所述的无键合线、无硅通孔的MCM封装结构，其特征是下层晶片有一个或多个。3.根据权利要求1所述的无键合线、无硅通孔的MCM封装结构，其特征是上层晶片和下层晶片之间的电连接是通过封装基板上的电路连接。4.根据权利要求1所述的无键合线、无硅通孔的MCM封装结构，其特征是上层晶片正面四周的所有焊盘处都长有高凸点；下层晶片正面所有的焊盘处都长有矮凸点。5.根据权利要求1所述的无键合线、无硅通孔的MCM封装结构，其特征是上层晶片的正面与下层晶片的背面之间留有间隙，间隙内填有填充料；或者上层晶片的正面与下层晶片的背面之间通过DAF膜粘贴。6.根据权利要求1所述的无键合线、无硅通孔的MCM封装结构，其特征是上层晶片的正面和/或下层晶片的正面与封装基板之间的间隙内填有底部填充胶。7.根据权利要求1所述的...

【专利技术属性】
技术研发人员：徐华云，韩明伟，
申请(专利权)人：南京真芯润和微电子有限公司，
类型：发明
国别省市：