半导体封装结构制造技术

本发明专利技术公开一种半导体封装，包括：第一重分布层；第一半导体晶粒，设置在该第一重分布层上方并且包括具有第一宽度的第一通孔；第二通孔，与该第一半导体晶粒相邻，并且具有大于该第一宽度的第二宽度；模塑材料，围绕该第一半导体晶粒和该第二通孔；第二半导体晶粒，设置在该模塑材料上方，并电耦接到该第一通孔和该第二通孔；以及第二重分布层，设置在该第二半导体晶粒上方。本发明专利技术的半导体封装结构包括堆叠的多个半导体晶粒而不是一个大的半导体晶粒，可以降低制造成本和难度，并且可以提高良率和性能。此外，由于避免了热耦合，因此可以增强散热效率。增强散热效率。增强散热效率。

【技术实现步骤摘要】
半导体封装结构


[0001]本专利技术涉及半导体
，尤其涉及一种半导体封装结构。

技术介绍

[0002]半导体封装结构不仅可以为半导体晶粒提供免受环境污染的保护，而且它还可以提供封装在其中的半导体晶粒与诸如印刷电路板(printed circuit board，PCB)的基板之间的电连接。
[0003]尽管现有的半导体封装结构通常已经足够，但它们在各个方面都不是令人满意的。例如，随着半导体晶粒包含越来越多的功能，制造半导体封装结构的成本和难度也会增加。因此，需要进一步改进半导体封装结构。

技术实现思路

[0004]有鉴于此，本专利技术提供一种半导体封装结构，以解决上述问题。
[0005]根据本专利技术的第一方面，公开一种半导体封装结构，包括：
[0006]第一重分布层；
[0007]第一半导体晶粒，设置在该第一重分布层上方并且包括具有第一宽度的第一通孔；
[0008]第二通孔，与该第一半导体晶粒相邻，并且具有大于该第一宽度的第二宽度；
[0009]模塑材料，围绕该第一半导体晶粒和该第二通孔；
[0010]第二半导体晶粒，设置在该模塑材料上方，并电耦接到该第一通孔和该第二通孔；以及
[0011]第二重分布层，设置在该第二半导体晶粒上方。
[0012]根据本专利技术的第二方面，公开一种形成半导体封装结构，包括：
[0013]第一重分布层；
[0014]第一半导体晶粒，设置在该第一重分布层上方并且包括第一通孔；r/>[0015]第二通孔，与该第一半导体晶粒相邻；
[0016]第二半导体晶粒，设置在该第一半导体晶粒的第一部分之上并且电耦接到该第一通孔和该第二通孔；
[0017]第三通孔，设置在该第一半导体晶粒的第二部分上方；以及
[0018]第二重分布层，设置在该第二半导体晶粒上方并电耦接到该第三通孔。
[0019]根据本专利技术的第三方面，公开一种形成半导体封装结构，包括：
[0020]第一重分布层；
[0021]中介层，设置在第一重分布层上并且包括通孔和深沟槽电容器；
[0022]半导体晶粒，设置在该中介层上方并电耦接到该通孔和该深沟槽电容器；以及
[0023]第二重分布层，设置在该第二半导体晶粒上方。
[0024]本专利技术的半导体封装结构由于包括：第一重分布层；第一半导体晶粒，设置在该第
一重分布层上方并且包括具有第一宽度的第一通孔；第二通孔，与该第一半导体晶粒相邻，并且具有大于该第一宽度的第二宽度；模塑材料，围绕该第一半导体晶粒和该第二通孔；第二半导体晶粒，设置在该模塑材料上方，并电耦接到该第一通孔和该第二通孔；以及第二重分布层，设置在该第二半导体晶粒上方。本专利技术的半导体封装结构包括堆叠的多个半导体晶粒(第一半导体晶粒和第二半导体晶粒)而不是一个大的半导体晶粒，可以降低制造成本和难度，并且可以提高良率和性能。此外，由于避免了热耦合，因此可以增强散热效率。
附图说明
[0025]图1是根据一些实施例的示例性半导体封装结构的截面图；
[0026]图2是根据一些实施例的示例性半导体封装结构的截面图；
[0027]图3是根据一些实施例的示例性半导体封装结构的截面图；
[0028]图4是根据一些实施例的示例性半导体封装结构的截面图；
[0029]图5是根据一些实施例的示例性半导体封装结构的截面图；
[0030]图6是根据一些实施例的示例性半导体封装结构的一部分的截面图；
[0031]图7是根据一些实施例的示例性半导体封装结构的截面图；
[0032]图8是根据一些实施例的示例性半导体封装结构的截面图；
[0033]图9是根据一些实施例的示例性半导体封装结构的截面图；
[0034]图10是根据一些实施例的示例性半导体封装结构的截面图；以及
[0035]图11是根据一些实施例的示例性半导体封装结构的截面图。
具体实施方式
[0036]在下面对本专利技术的实施例的详细描述中，参考了附图，这些附图构成了本专利技术的一部分，并且在附图中通过图示的方式示出了可以实践本专利技术的特定的优选实施例。对这些实施例进行了足够详细的描述，以使本领域技术人员能够实践它们，并且应当理解，在不脱离本专利技术的精神和范围的情况下，可以利用其他实施例，并且可以进行机械，结构和程序上的改变。本专利技术。因此，以下详细描述不应被理解为限制性的，并且本专利技术的实施例的范围仅由所附权利要求限定。
[0037]将理解的是，尽管术语“第一”、“第二”、“第三”、“主要”、“次要”等在本文中可用于描述各种组件、组件、区域、层和/或部分，但是这些组件、组件、区域、这些层和/或部分不应受到这些术语的限制。这些术语仅用于区分一个组件、组件、区域、层或部分与另一区域、层或部分。因此，在不脱离本专利技术构思的教导的情况下，下面讨论的第一或主要组件、组件、区域、层或部分可以称为第二或次要组件、组件、区域、层或部分。
[0038]此外，为了便于描述，本文中可以使用诸如“在...下方”、“在...之下”、“在...下”、“在...上方”、“在...之上”之类的空间相对术语，以便于描述一个组件或特征与之的关系。如图所示的另一组件或特征。除了在图中描述的方位之外，空间相对术语还意图涵盖设备在使用或运行中的不同方位。该设备可以以其他方式定向(旋转90度或以其他定向)，并且在此使用的空间相对描述语可以同样地被相应地解释。另外，还将理解的是，当“层”被称为在两层“之间”时，它可以是两层之间的唯一层，或者也可以存在一个或多个中间层。
[0039]术语“大约”、“大致”和“约”通常表示规定值的
±
20％、或所述规定值的
±
10％、或
所述规定值的
±
5％、或所述规定值的
±
3％、或规定值的
±
2％、或规定值的
±
1％、或规定值的
±
0.5％的范围内。本专利技术的规定值是近似值。当没有具体描述时，所述规定值包括“大约”、“大致”和“约”的含义。本文所使用的术语仅出于描述特定实施例的目的，并不旨在限制本专利技术。如本文所使用的，单数术语“一”，“一个”和“该”也旨在包括复数形式，除非上下文另外明确指出。本文所使用的术语仅出于描述特定实施例的目的，并不旨在限制本专利技术构思。如本文所使用的，单数形式“一个”、“一种”和“该”也旨在包括复数形式，除非上下文另外明确指出。
[0040]将理解的是，当将“组件”或“层”称为在另一组件或层“上”、“连接至”、“耦接至”或“邻近”时，它可以直接在其他组件或层上、与其连接、耦接或相邻、或者可以存在中间组件或层。相反，当组件称为“直接在”另一组件或层“上”、“直接连接至”、“直接耦接至”或“紧邻”另一组件或层时，则不存在中间组件或层。
[0041]注意：(i)在整个附图中相同的特征将由相同的附本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装结构，其特征在于，包括：第一重分布层；第一半导体晶粒，设置在该第一重分布层上方并且包括具有第一宽度的第一通孔；第二通孔，与该第一半导体晶粒相邻，并且具有大于该第一宽度的第二宽度；模塑材料，围绕该第一半导体晶粒和该第二通孔；第二半导体晶粒，设置在该模塑材料上方，并电耦接到该第一通孔和该第二通孔；以及第二重分布层，设置在该第二半导体晶粒上方。2.如权利要求1所述的半导体封装结构，其特征在于，该第一宽度为2微米至18微米，该第二宽度为40微米至80微米。3.如权利要求1所述的半导体封装结构，其特征在于，还包括凸块结构，该凸块结构连接该第一半导体晶粒与该第二半导体晶粒。4.如权利要求3所述的半导体封装结构，其特征在于，还包括第三半导体晶粒，该第三半导体晶粒由该模塑材料所包围，其中该第三半导体晶粒包括具有第三宽度的第三通孔，该第三宽度小于该第二宽度。5.如权利要求1所述的半导体封装结构，其特征在于，还包括第三重分布层，设置在该第一半导体晶粒和该第二半导体晶粒之间并且将该第二半导体晶粒电耦接到该第一通孔和该第二通孔。6.如权利要求5所述的半导体封装结构，其特征在于，还包括由该模塑材料围绕的第三半导体晶粒，其中该第三半导体晶粒包括第三通孔，该第三通孔具有小于该第二宽度的第三宽度。7.如权利要求1所述的半导体封装结构，其特征在于，还包括中介层，设置于该第一重分布层与该第二半导体晶粒之间，该中介层包括深沟槽电容器。8.如权利要求7所述的半导体封装结构，其特征在于，该中介层包括该第二通孔。9.如权利要求7所述的半导体封装结构，其特征在于，还包括第三重分布层，设置于该中介层与该第二半导体晶粒之间，并将该第二半导体晶粒电耦接至该深沟槽电容器。10.如权利要求1所述的半导体封装结构，其特征在于，还包括第三通孔，直接设置于该第二通孔上方且具有大于该第一宽度的第三宽度。11.如权利要求10所述的半导体封装结构，其特征在于，还包括第三重分布层，设置在该第一半导体晶粒和该第二半导体晶...

【专利技术属性】
技术研发人员：陈筱芸，黄耀聪，张正佶，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：