【技术实现步骤摘要】
一种低功耗数据休眠可恢复的11T
‑
SRAM单元电路、模块
[0001]本专利技术涉及静态随机存储器
，更具体的，涉及一种低功耗数据休眠可恢复的11T
‑
SRAM单元电路，以及采用该种电路布局的模块。
技术介绍
[0002]近年来，随着MOS管制造工艺的进步以及SOC系统的广泛运用，包括：高速移动网络通信技术、GPS全球卫星导航技术、无线传感技术等，对SOC系统的低功耗诉求越来越高。在目前的集成电路设计中，50％以上的SOC模块面积是由SRAM占据的，存储器功耗占整个SOC模块的25％～50％，并且随着工艺的不断进步，这个比例将会越来越大。因此SRAM功耗问题越来越引起人们的关注。降低SRAM的功耗可以有效地提高整个系统的性能、可靠性和成本。
[0003]近年来，为了降低SRAM功耗，产生了许多方法。例如：1，调整偏置电压技术：Intel的SRAM用提高N阱偏置电压的方法，降低亚阈值漏电，类似的还可以调整P阱，或同时调整N阱和P阱偏置；2，漏电流抑制技术：对单元中的晶体管采用...
【技术保护点】
【技术特征摘要】
1.一种低功耗数据休眠可恢复的11T
‑
SRAM单元电路，其特征在于，包括：NMOS晶体管N1，N1的漏极电连接电源VDD；NMOS晶体管N2，N2的漏极与N1的栅极电连接，N2的栅极与反馈控制信号CA1电连接，NMOS晶体管N3；NMOS晶体管N4，N4的源极和N3的源极电连接，N4的漏极与N3的栅极电连接，N4的栅极与N3的漏极电连接；NMOS晶体管N5，N5的源极与位线BL电连接，N5的栅极与字线WL电连接，N5的漏极与N3的漏极电连接；NMOS晶体管N6，N6的源极与恢复信号B电连接，N6的栅极与恢复控制信号CB2电连接；PMOS晶体管P1，P1的源极与恢复信号A电连接，P1的栅极与恢复控制信号CA2电连接，P1的漏极与N1的栅极电连接；PMOS晶体管P2，P2的源极与N1的源极电连接，P2的栅极与N3的栅极电连接电连接，P2的漏极与N3的漏极电连接，并设置有存储节点Q；PMOS晶体管P3，P3的源极与N1的源极电连接，P3的栅极与P2的漏极电连接，P3的漏极与N4的漏极电连接，并设置存储节点QB；PMOS晶体管P4，P4的源极与N2的源极电连接，P4的漏极与N6的漏极电连接，P4的栅极与反馈控制信号CB1电连接；PMOS晶体管P5，P5的源极与N3的源极电连接，P5的栅极与N6的漏极电连接，P5的漏极和GND电连接；所述11T
‑
SRAM单元电路通过信号的调整，实现休眠及恢复。2.根据权利要求1所述的低功耗数据休眠可恢复的11T
‑
SRAM单元电路，其特征在于，所述11T
‑
SRAM单元电路在保持状态下，位线BL为高电平，字线WL为低电平，N5处于关闭状态；反馈信号CA1为低电平，反馈控制信号CB1为高电平，N2、P4处于关闭状态；恢复控制信号CA2为低电平，恢复控制信号CB2为高电平，P1、N6处于导通状态；恢复信号A为高电平，恢复信号B为低电平，使P2、P3、N3、N4构成的锁存器处于锁存状态。3.根据权利要求1所述的低功耗数据休眠可恢复的11T
‑
SRAM单元电路，其特征在于，所述11T
‑
SRAM单元电路在休眠状态下，位线BL为高电平，字线WL为低电平，N5处于关闭状态；反馈信号CA1为高电平，反馈控制信号CB1为低电平，N2、P4处于打开状态；恢复控制信号CA2为高电平，恢复控制信号CB2为低电平，P1、N6处于关闭状态；恢复信号A为低电平，恢复信号B为高电平，若存储节点Q的电压为“0”、存储节点QB的电压为“1”，则P5关闭，单元电路进入休眠状态；若存储节点Q的电压为“1”、存储节点QB的电压为“0”，则N1关闭，单元电路进入休眠状态。4.根据权利要求1所述的低功耗数据休眠可恢复的11T
‑
SRAM单元电路，其特征在于，所述11T
‑
SRAM单元电路在恢复操作阶段，当单元电路处于休眠状态时，若休眠前的存储数据为“0”，存储节点Q的电压会逐渐升高电平，但其电压低于存储节点QB的电压；若单元休眠前的存储数据为“1”，存储节点Q的电压会逐渐降低电平，但其电压高于存储节点QB的电压；单元电路按照先恢复“0”，后恢复“1”的顺序进行操作，根据恢复数据的不同，控制信号
的状态不同。5.根据权利要求4所述的低功耗数据休眠可恢复的11T
‑
SRAM单元电路，其特征在于，恢复“0”时，位线BL被预充为低电平，然后字线WL为高电平，使N5处于打开状态，存储节点Q通N5放电至低电平，存储节点QB依然处于休眠...
【专利技术属性】
技术研发人员：蔺智挺，张秋明，柳云龙，吴秀龙，彭春雨，赵强，代月花，卢文娟，周永亮，戴成虎，郝礼才，
申请(专利权)人：安徽大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。