一种FPGA中SRAM存储单元的数据读取方法技术

本申请公开了一种FPGA中SRAM存储单元的数据读取方法，涉及FPGA领域，该方法控制选中的SRAM存储单元的字线从t0时刻开始从低电平状态切换至高电平状态直至t4时刻切换回低电平状态；字线电压值在t0时刻升压至预设下限电压值实现切换至高电平状态，并从预设下限电压值开始按照预设升压模式逐步升高直至达到预设上限电压值，且字线电压值的升压速度不超过预设升压速度。字线电压值按照较小的升压速度逐步升压，从而有效避免字线电压值瞬间切换到高电平状态时的预设上限电压值时产生的电压过冲的问题，避免了因此对SRAM存储单元中数据的影响，保证了数据读取的准确性，且保证了FPGA中的数据不被损坏。FPGA中的数据不被损坏。FPGA中的数据不被损坏。

【技术实现步骤摘要】
一种FPGA中SRAM存储单元的数据读取方法


[0001]本申请涉及FPGA
，尤其是一种FPGA中SRAM存储单元的数据读取方法。

技术介绍

[0002]静态随机存取存储器SRAM(Static Random Access Memory)是一种具有静态存取功能的内存，不需要刷新电路就能保存它内部存储的数据，六管结构的SRAM被广泛应用在FPGA中作为存储单元形成存储阵列，单个六管结构的SRAM存储单元在FPGA中与字线WL和位线BL、BLN的连接示意图如图1所示。
[0003]FPGA存储阵列中的SRAM存储单元的工作过程主要包括三个部分：对SRAM存储单元写入数据、SRAM存储单元保持数据、从SRAM存储单元中读取数据。在从SRAM存储单元中读取数据阶段，需要先把字线WL的电压预充电至高电平使门管M5和M6导通，然后SRAM存储单元内部的数据结点向位线BL和BLN充/放电，灵敏放大器识别出两根位线BL和BLN的电压差将电平放大成合格的高低电平，即将数据读出。但是在将字线WL的电压从低电平状态切换至高电平状态时，实际很容易出现过本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种FPGA中SRAM存储单元的数据读取方法，其特征在于，所述方法包括：对选中的SRAM存储单元的位线进行预充电，控制选中的SRAM存储单元的字线从t0时刻开始从低电平状态切换至高电平状态直至t4时刻切换回低电平状态；在t0时刻到t4时刻的时间范围内通过位线对选中的SRAM存储单元进行数据读取；其中，选中的SRAM存储单元的字线电压值在t0时刻升压至预设下限电压值实现切换至高电平状态，并从预设下限电压值开始按照预设升压模式逐步升高直至达到预设上限电压值，且字线电压值的升压速度不超过预设升压速度。2.根据权利要求1所述的数据读取方法，其特征在于，所述方法还包括：在FPGA的调试阶段，调节字线电压值的升压模式，并分别通过位线对各个SRAM存储单元进行数据读取，直至确定预设升压模式；当字线电压值按照预设升压模式进行升压时，对所有SRAM存储单元都能在t0时刻到t4时刻的时间范围内完成数据读取操作。3.根据权利要求1所述的数据读取方法，其特征在于，所述方法还包括：按照所述预设升压模式对应的升压控制逻辑对可编程熔丝阵列进行烧写，完成烧写的可编程熔丝阵列在FPGA的工作阶段按照所述升压控制逻辑控制字线电压值按照预设升压模式进行升压。4.根据权利要求1所述的数据读取方法，其特征在于，所述方法还包括：当字线电压值升压至达到所述预设上限电压值，且检测到有效电平的读使能信号时，将选中的SRAM存储单元所连接的两个位线电压的电压差存储在数据保持器中。5.根据权利要求3所述的数据读取方法，其特征在于，所述预设升压模式为若干个依次增大的梯度电压值构成的阶梯式升压模式，相邻两个梯度电压值之间的电压差不超过压差阈值，最小的梯度电压值等于所述预设下限电压值，最大的梯度电压值等于所述预设上限电压值；可编程熔丝阵列按照所述升压控制逻辑...

【专利技术属性】
技术研发人员：徐玉婷，何小飞，张艳飞，
申请(专利权)人：无锡中微亿芯有限公司，
类型：发明
国别省市：