【技术实现步骤摘要】
低泄漏行解码器以及包含该低泄漏行解码器的存储器结构
[0001]本专利技术涉及存储器结构，尤其涉及低泄漏行解码器以及包含该低泄漏行解码器的存储器结构的实施例。
技术介绍
[0002]在目前集成电路设计中考虑的关键因素包括但不限于性能、功耗，以及尺寸缩放。在存储器电路(例如静态随机访问存储器(static random access memory；SRAM)电路)中，泄漏功耗的主要组件是周边电路(例如，行解码器、列解码器以及感测电路)。为最大限度地降低与周边电路关联的泄漏功耗，存储器电路常经配置以操作于“轻休眠模式”。具体地说，存储器电路可经配置以使得：若它在某预定时间段保持空闲，则它会进入轻休眠模式，在此期间将周边电路断电。然而，当该存储器电路不空闲时，尤其，当该存储器电路处于正常活跃模式时，泄漏功耗仍保持很高。
技术实现思路
[0003]一般来说，本文中揭示结构的实施例。该结构可包括第一装置及第二装置。各该第二装置可与该第一装置的其中相应一个串联连接。该第一装置可与第一电压轨(例如，正供应电压轨，在本文中也...
【技术保护点】
【技术特征摘要】
1.一种结构，其特征在于，包括：第一装置，与第一电压轨连接；第二装置，与第二电压轨连接，其中，各该第一装置还与该第二装置的其中之一串联连接；第一开关，连接于该第一电压轨与该第二装置间；以及第二开关，连接于该第二电压轨与该第一装置间，其中，该第一开关由第一控制信号控制，其中，该第二开关由第二控制信号控制，以及其中，该第一控制信号及该第二控制信号依赖于时钟信号。2.如权利要求1所述的结构，其特征在于，该第一电压轨包括正供应电压轨，且该第二电压轨包括负供应电压轨或接地轨，以及其中，该第一开关包括p型场效应晶体管，且该第二开关包括n型场效应晶体管。3.如权利要求2所述的结构，其特征在于，还包括：脉冲发生器，经配置以接收第一时钟信号并输出第二时钟信号；第三装置，经配置以接收该第一时钟信号及该第二时钟信号并向该第一开关输出该第一控制信号；以及第四装置，包括反相器，经配置以接收该第一控制信号并向该第二开关输出该第二控制信号，其中，当该第一时钟信号及该第二时钟信号都处于逻辑低电平时，该第一控制信号切换至逻辑高电平，以关闭该p型场效应晶体管，从而断开该第一装置与该第一电压轨，且该第二控制信号切换至逻辑低电平，以关闭该n型场效应晶体管，从而断开该第二装置与该第二电压轨。4.如权利要求3所述的结构，其特征在于，该第三装置包括NOR门。5.如权利要求1所述的结构，其特征在于，该第一装置及该第二装置包括逻辑门。6.如权利要求1所述的结构，其特征在于，该第一装置包括双输入单输出逻辑门。7.如权利要求1所述的结构，其特征在于，该第一装置包括NAND门，以及其中，该第二装置包括反相器。8.一种结构，其特征在于，包括：第一逻辑门，与第一电压轨连接；第二逻辑门，与第二电压轨连接，其中，各该第二逻辑门串联连接于该第一逻辑门的其中之一与存储器阵列中的一行存储器单元的相应字线间；第一开关，连接于该第一电压轨与该第二逻辑门间；以及第二开关，连接于该第二电压轨与该第一逻辑门间，其中，该第一开关由第一控制信号控制，其中，该第二开关由第二控制信号控制，以及其中，该第一控制信号及该第二控制信号依赖于时钟信号。9.如权利要求8所述的结构，其特征在于，该第一电压轨包括正供应电压轨，且该第二电压轨包括负供应电压轨或接地轨，以及其中，该第一开关包括p型场效应晶体管，且该第二开关包括n型场效应晶体管。10.如权利要求9所述的结构，其特征在于，还包括：脉冲发生器，经配置以接收第一时钟信号并输出第二时钟信号；
第三逻辑门，经配置以接收该第一时钟信号及该第二时钟信号并向该第一开关输出该第一控制信号；以及第四逻辑门，包括反相器，经配置以接收该第一控制信号并向该第二开关输出该第二控制信号，其中，当该第一时钟信号及该第二时钟信号都处于逻辑低电平时，该第一控制信号切换至逻辑高电平，以关闭该p型场效应晶体管，从而断开该第一逻辑门与该第一电压轨，且该第二控制信号切换至逻辑低电平，以关闭该n型场效应晶体管，从而断开该第二逻辑门与该...
【专利技术属性】
技术研发人员：维韦克，
申请(专利权)人：格芯美国集成电路科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。