一种静态随机存取存储器及其存储单元制造技术

本申请公开了一种静态随机存取存储器及其存储单元，该存储单元包括：第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第七开关管和第八开关管；第七开关管的第一端为第一信号输入端；第七开关管的第二端连接第三开关管的第二端；第八开关管的第一端为第二信号输入端；第八开关管的第二端连接第四开关的第二端；若存储单元处于读写状态，第三开关管、第四开关管、第七开关管和第八开关管处于打开状态；若存储单元处于保持状态，第三开关管、第四开关管、第七开关管和第八开关管处于关断状态。实现了输入数据的多点存储，在一定程度上防止存储单元受到粒子轰击或者外界影响时丢失数据，提高存储单元存储数据的正确性。的正确性。的正确性。

【技术实现步骤摘要】
一种静态随机存取存储器及其存储单元


[0001]本申请涉及电路
，尤其涉及一种静态随机存取存储器及其存储单元。

技术介绍

[0002]随着半导体器件集成度的提高，半导体器件中开关管的特征尺寸的降低，开关管的临界电荷和有效阈值也随之降低，使得开关管的抗噪声和软错误能力降低。静态随机存取存储器(Dynamic Random Access Memory，DRAM)的存储单元在辐照环境下操作会受到瞬态辐照效应，在存储单元电路中引起瞬态效应本质上是由于直接的电离作用产生电荷的聚集和传输现象。聚集的电荷会在很短的时间间隔内改变电路内部节点电压，引起半导体器件的软错误。因此会导致存储单元的信息丢失，严重的情况甚至会导致电路永久损坏。

技术实现思路

[0003]为了解决上述技术问题，本申请提供了一种静态随机存取存储器及其存储单元，用于在一定程度上防止存储单元受到粒子轰击或者外界影响时丢失数据，提高存储单元存储数据的正确性。
[0004]为了实现上述目的，本申请实施例提供的技术方案如下：
[0005]本申请实施例提供一种静态随机存取存储器的存储单元，包括：第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第七开关管和第八开关管；
[0006]第三开关管的第一端通过第一开关管连接电源；第三开关管的第二端通过第五开关管接地；第四开关管的第一端通过第二开关管连接电源；第四开关管的第二端通过第六开关管接地；第七开关管的第一端为第一信号输入端；第七开关管的第二端连接第三开关管的第二端；第八开关管的第一端为第二信号输入端；第八开关管的第二端连接第四开关的第二端；
[0007]若存储单元处于读写状态，第三开关管、第四开关管、第七开关管和第八开关管处于打开状态；若存储单元处于保持状态，第三开关管、第四开关管、第七开关管和第八开关管处于关断状态。
[0008]在一些可能的实施例中，第三开关管和第四开关管均为NMOS管；
[0009]第三开关管和第四开关管的栅极均连接第一控制信号；在储存单元处于读写状态时，第一控制信号处于高电平，第三开关管和第四开关管均处于打开状态；
[0010]在存储单元处于保持状态时，第一控制信号处于低电平，第三开关管和第四开关管处于关断状态。
[0011]在一些可能的实施例中，第三开关管和第四开关管均为PMOS管；
[0012]第三开关管和第四开关管的栅极均连接第二控制信号；在储存单元处于读写状态时，第二控制信号处于低电平，第三开关管和第四开关管均处于打开状态；
[0013]在存储单元处于保持状态时，第二控制信号处于高电平，第三开关管和第四开关管处于关断状态。
[0014]在一些可能的实施例中，第一开关管和第二开关管均为PMOS管，第一开关管和第二开关管的源极均连接电源；第一开关管的漏极连接第三开关管；第二开关管的漏极连接第四开关管；第一开关管的栅极连接第二开关管的漏极，第二开关管的栅极连接第一开关管的漏极。
[0015]在一些可能的实施例中，第五开关管和第六开关管均为NMOS管，第五开关管和第六开关管的源极均接地，第五开关管的漏极连接第三开关管；第六开关管的漏极连接第四开关管；第五开关管的栅极连接第六开关管的漏极；第六开关管的栅极连接第五开关管的漏极。
[0016]在一些可能的实施例中，所述第七开关管和所述第八开关管均为NMOS管；所述第七开关管和所述第八开关管的栅极均连接所述第一控制信号。
[0017]在一些可能的实施例中，所述第七开关管和所述第八开关管均为NMOS管；所述第七开关管和所述第八开关管的栅极均连接第一控制信号；所述第一控制信号与所述第二控制信号相反。
[0018]根据上述的静态随机存取存储器的存储单元，本申请还提供了一种静态随机存取存储器，其特征在于，包括多个存储单元，存储单元，包括：第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第七开关管和第八开关管；
[0019]第三开关管的第一端通过第一开关管连接电源；第三开关管的第二端通过第五开关管接地；第四开关管的第一端通过第二开关管连接电源；第四开关管的第二端通过第六开关管接地；第七开关管的第一端为第一信号输入端；第七开关管的第二端连接第三开关管的第二端；第八开关管的第一端为第二信号输入端；第八开关管的第二端连接第四开关的第二端；
[0020]若存储单元处于读写状态，第三开关管、第四开关管、第七开关管和第八开关管处于打开状态；若存储单元处于保持状态，第三开关管、第四开关管、第七开关管和第八开关管处于关断状态。
[0021]在一些可能的实施例中，第三开关管和第四开关管均为NMOS管；
[0022]第三开关管和第四开关管的栅极均连接第一控制信号；在储存单元处于读写状态时，第一控制信号处于高电平，第三开关管和第四开关管均处于打开状态；
[0023]在存储单元处于保持状态时，第一控制信号处于低电平，第三开关管和第四开关管处于关断状态。
[0024]在一些可能的实施例中，第三开关管和第四开关管均为PMOS管；
[0025]第三开关管和第四开关管的栅极均连接第二控制信号；在储存单元处于读写状态时，第二控制信号处于低电平，第三开关管和第四开关管均处于打开状态；
[0026]在存储单元处于保持状态时，第二控制信号处于高电平，第三开关管和第四开关管处于关断状态。
[0027]通过上述技术方案可知，本申请具有以下有益效果：
[0028]本申请实施例提供了一种静态随机存取存储器的存储单元，包括：第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第七开关管和第八开关管；第三开关管的第一端通过第一开关管连接电源；第三开关管的第二端通过第五开关管接地；第四开关管的第一端通过第二开关管连接电源；第四开关管的第二端通过第六开关管
接地；第七开关管的第一端为第一信号输入端；第七开关管的第二端连接第三开关管的第二端；第八开关管的第一端为第二信号输入端；第八开关的第二端连接第四开关的第二端；若存储单元处于读写状态，第三开关管、第四开关管、第七开关管和第八开关管处于打开状态；若存储单元处于保持状态，第三开关管、第四开关管、第七开关管和第八开关管处于关断状态。
[0029]由此可知，本申请实施例提供的静态随机存取存储器的存储单元，在写入状态时，第三开关管和第七开关管处于打开状态，第三开关管的第一端和第二端的电压与输入的第一信号保持一致。在保持状态时第三开关管和第七开关管处于关闭状态，第三开关管的第一端和第二端的电压保持。如此，在保持状态时，第三开关管的第一端和第二端均保存了第一信号的输入，同理第四开关管的第一端和第二端也保存了第二信号的输入，从而实现了输入数据的多点存储，在一定程度上防止存储单元受到粒子轰击或者外界影响时丢失数据，提高存储单元存储数据的正确性。
附图说明
[0030]为了更清楚地说明本申请实施例或现有技术中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种静态随机存取存储器的存储单元，其特征在于，包括：第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第七开关管和第八开关管；所述第三开关管的第一端通过所述第一开关管连接电源；所述第三开关管的第二端通过所述第五开关管接地；所述第四开关管的第一端通过所述第二开关管连接电源；所述第四开关管的第二端通过所述第六开关管接地；所述第七开关管的第一端为第一信号输入端；所述第七开关管的第二端连接所述第三开关管的第二端；所述第八开关管的第一端为第二信号输入端；所述第八开关管的第二端连接所述第四开关的第二端；若存储单元处于读写状态，所述第三开关管、所述第四开关管、所述第七开关管和所述第八开关管处于打开状态；若所述存储单元处于保持状态，所述第三开关管、所述第四开关管、所述第七开关管和所述第八开关管处于关断状态。2.根据权利要求1所述的存储单元，其特征在于，所述第三开关管和所述第四开关管均为NMOS管；所述第三开关管和所述第四开关管的栅极均连接第一控制信号；在所述储存单元处于读写状态时，所述第一控制信号处于高电平，所述第三开关管和所述第四开关管均处于打开状态；在所述存储单元处于保持状态时，所述第一控制信号处于低电平，所述第三开关管和所述第四开关管处于关断状态。3.根据权利要求1所述的存储单元，其特征在于，所述第三开关管和所述第四开关管均为PMOS管；所述第三开关管和所述第四开关管的栅极均连接第二控制信号；在所述储存单元处于读写状态时，所述第二控制信号处于低电平，所述第三开关管和所述第四开关管均处于打开状态；在所述存储单元处于保持状态时，所述第二控制信号处于高电平，所述第三开关管和所述第四开关管处于关断状态。4.根据权利要求1所述的存储单元，其特征在于，所述第一开关管和所述述第二开关管均为PMOS管，所述第一开关管和所述第二开关管的源极均连接电源；所述第一开关管的漏极连接所述第三开关管；所述第二开关管的漏极连接所述第四开关管；所述第一开关管的栅极连接所述第二开关管的漏极，所述第二开关管的栅极连接所述第一开关管的漏极。5.根据权利要求1所述的存储单元，其特征在于，所述第五开关管和所述第六开关管均为NMOS管，所述第五开关管和所述第六开关管的源极均接地，所述第五开关管的漏极连接所述第三开关管；所述第六开关管...

【专利技术属性】
技术研发人员：郭金才，李建忠，赵星，李彬鸿，王云，薛静，叶甜春，
申请(专利权)人：广东省大湾区集成电路与系统应用研究院，
类型：发明
国别省市：