多层布线衬底及其制造方法技术

一种多层布线衬底，能用简单方法制造，并且具有高连接可靠性。其方法包括下列步骤：制备多个双面电路衬底，两个布线导体利用通孔电连接，在相应于双面电路衬底布线导体的限定位置的位置具有孔的粘合剂层；在把粘合剂层的各孔和双面电路衬底布线导体限定部分进行配位的情况下，把粘合剂层暂时地粘合到双面电路衬底上；用焊接膏和加热熔化的焊膏填充各粘合剂层的孔，形成焊料凸点；进行配位，以便以预定方法电连接双面电路衬底的布线导体，叠置双面电路衬底，热压获得的组件合成一个整体。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及适于装配半导体芯片等的。近来，随着电子仪器尺寸缩小，性能增加，对于构成电子仪器的半导体器件及装配它们的多层印刷布线衬底，要求小尺寸，薄厚度，增加性能和高可靠性。由于这种要求，装配方法从管脚插入型封装变成表面装配型封装。最近已研究出所谓的裸露芯片装配的方法，直接把半导体芯片装配在印刷衬底上。并且，由于半导体芯片管脚数量的增加，用于装配半导体元件的多层衬底的需要增加。人们提出一种形成多层衬底的方法，其中，在衬底的一个表面或两个表面上利用光敏树脂交替地叠置每个绝缘层和通过电镀或汽相淀积形成的各导电层来形成复合系统的多层布线衬底。但是，上述多层布线衬底存在下列问题，生产步骤复杂，生产步骤的数量增加，生产率降低，交货时间长等。在JP-A-8-88649(术语“JP-A”表示没审查公开的日本专利申请)公开了一种方法，在玻璃的一个表面上(覆盖铜的表面)和一个表面覆铜的环氧树脂层叠板上利用分配器等形成导电膏作为突起，在其上叠置粘合剂片和铜箔，将该组件加压，重复这样的工序，形成多层衬底。但是，这种方法在连接可靠性，连接电阻等方面存在问题，并且还有其它问题，难于把它应用到精细电路上，为了形成多层结构，要求对所需的多层重复加压，这样该生产所需的时间很长。另一方面，裸芯片装配包括利用粘接剂把热膨胀系数为3到40ppm/℃的硅芯片粘接到热膨胀系数为10到20ppm/℃的印刷衬底上。因此，存在下述问题，由于热膨长系数不同，产生应力，所以降低了连接的可靠性。并且，该应力产生这样问题，在粘接剂中产生裂缝导到耐湿性降低。为了减缓所述的应力，采用一种方法，例如，通过减少粘合剂的弹性系数来分散应力。但是，即使采用这些方法，也不能充分地保证连接的可靠性，为了保证较高的连接可靠性，需要和绝对要求降低衬底本身的热膨胀系数。为了克服这种问题，在JP-A-61-212096中提出一种方法，利用Ni-Fe合金板的多层布线衬底，在它上面交替地叠置各绝缘层，和各布线导体层，或者利用光刻方法，在上述多层布线衬底表面层上形成焊盘，接着用热压方法把它们合成一个整体来获得多层布线衬底。但是，在这些多层布线板中利用铜作为布线导电体、和构成绝缘层的聚酰亚胺树脂的弹性系数相比，铜的弹性系数是很大的。因此，由于构成半导体芯片的硅的热膨胀系数，难于降低整个多层布线板的热膨胀系数。还有，因为采用诸如汽相淀积、溅射等金属薄膜形成技术，生产率降低，生产成本增加。而且，利用汽相淀积方法或光刻方法形成焊盘，所以需要复杂的步骤。在上述情况下产生了本专利技术。本专利技术的目的是提供一种具有能容易生产和具有高连接可靠性的多层布线衬底。本专利技术的另一个目的是提供一种生产多层布线衬底的方法。按照本专利技术的第一实施例，提供包括许多双面电路衬底的多层布线衬底，每个衬底包括含有有机高分子量树脂的绝缘层，其两个表面形成有布线导体，两表面上的布线导体借通孔电连接，其中通过粘接剂层按一个整体层叠各双面电路衬底，在其间夹着粘接剂层的两个双面电路衬底的布线导体相互接触的部件预定位置，在粘接层中形成孔，在孔中形成焊料制的导电体，利用焊料制的导电体相互连接两个双面电路衬底的布线导体。按照本专利技术的第2实施例，提供一种制造多层布线衬底的方法，其包括下列步骤制备多个双面电路衬底，每个衬底包括含有有机高分子量树脂的绝缘层，其两个表面上形成有布线导体，两个布线导体利用通孔电连接，在相应于双面电路衬底布线导体的预定部分的位置具有孔的粘接剂层；以下述状态把粘接剂层暂时地粘接到双面电路衬底上，粘接剂层的各孔和双面电路衬底布线导体的预定部分配位。用焊料膏和热熔的焊料膏填充各粘接剂层的孔，以便形成焊料凸点；进行配位以便能以预定方法电连接双面电路衬底的布线导体，叠置双面电路衬底，然后热压所获得的组件，使它成为一个整体。为获得能容易制造和具有高连接可靠性的多层布线衬底而进行了一系列的研究，结果发现利用上述制造方法能容易地制造多层布线衬底，获得的多层布线衬底具有高连接可靠性，根据这种发现完成了本专利技术。按照本专利技术，在配位后，暂时地把粘接剂层粘接到双面电路衬底上，在粘接剂层中形成的孔中形成焊料凸点，配位叠置双面电路衬底，接着通过热压使整个组件形成一个整体。因此，通过热压能把多个双面电路衬底合成一个整体。同时，不管布线导体各层的数量如何，利用热压能进行布线导体之间的电连接。而且，在每个双面电路衬底中形成通孔，并且电连接每个双面布线衬底两面上的布线导体。因此，能利用最佳设定的通孔位置和焊料电导体的位置，在任意位置进行每个布线导体的电连接。在本专利技术中，术语“在相应于双面电路衬底布线导体预定位置制备有孔的粘接层”是指包括在双面电路衬底上设置粘接剂层后，形成孔的实施例。在本专利技术中，绝缘层包含Ni-Fe基合金箔，钛箔或陶瓷材料，作为芯料，以一层比两层布线导体的比率包含由Ni-Fe基合金箔、钛箔或陶瓷材料构成的低热膨胀系数的芯料。结果，利用铜作为布线导体，则可能使整个多层衬底的热膨胀系数尽可能近似于硅的热膨胀系数。这样，在绝缘层中包含Ni-Fe基合金箔、钛箔或陶瓷材料作为芯料，能大大地降低热膨胀系数，所以，即使裸芯片装配情况，多层电路衬底也具有很高的连接可靠性。附图说明图1是表示本专利技术多层布线衬底实施例的横截面图；图2是表示该衬底的横截面图；图3是表示双面电路衬底的横截面图；图4是表示暂时地把粘接剂层粘接到双面电路衬底的横截面图；图5是表示在粘接剂层中形成焊料凸点的情况的横截面图；图6是表示叠置多个双面电路衬底的情况的横截面图；图7是表示本专利技术多层布线衬底另一实施例的横截面图；图8是表示芯层的横截面图；图9是表示该衬底的横截面图；图10是表示在衬底中形成孔的横截面图；图11是表示衬底具有电镀通孔的情况的横截面图；图12是表示本专利技术多层布线衬底又一个实施例的横截面图；图13是表示例1双面电路衬底的横截面图；图14是表示把粘接剂层暂时地粘接到双面电路衬底的情况态的横截面图；图15是表示在粘接层中形成焊料凸点的情况态的横截面图；图16是表示叠置多个双面电路衬底的情况的横截面图；图17是表示例1的6层布线衬底的横截面图18是表示例2的2层衬底的横截面图；图19是表示制造低膨胀系数双面衬底概要的横截面图；图20是表示低膨胀系数双面衬底的横截面图；图21是表示双面衬底具有电镀通孔低膨胀系数的情况的横截面图。下面详细地叙述本专利技术。制造本专利技术多层电路衬底的方法利用包含高分子量材料的绝缘层，每个双面电路衬底包含其两个表面上形成有布线导体的绝缘层，粘接层，和焊膏。所用构成绝缘层的有机高分子量材料，最好是聚酰亚胺基树脂，但是有机高分子量材料不限于这种树脂。还能利用聚醚酰亚胺、聚醚砜、环氧基树脂、苯酚基树脂、氟基酰树脂等。所用的构成金属导体的金属材料最好是铜，但是不限于铜。也可利用金、银等。在叠成一体后，粘接剂层形成绝缘层。因此，构成粘合剂层的粘合剂最好是聚酰亚胺基粘合剂，或者考虑到耐热和电特性等。与它进行混合的混合粘合剂。但是，可以使用环氧基粘合剂，聚醚酰亚胺基粘合剂、苯酚基粘合剂等。粘合剂层的厚度最好是0.01到1.0mm。如果该厚度小于0.01mm，则加工性变坏，不可能填充电路之间，通孔之间的不平坦。另一方面，如果厚度大于1.0mm，则难以用焊料良好本文档来自技高网...

【技术保护点】
一种多层布线衬底，其包括多个双面电路衬底，每个电路衬底包括由有机高分子量树脂构成的绝缘层，并具有形成在其两个表面上的布线导体，位于两表面上的布线导体由通孔电连接，其中由粘合剂层把双面电路衬底叠置成一个整体，在和其间夹有粘合剂层的两个双面电路衬底的布线导体接触的部分的限定位置，在粘合剂层中形成孔，在孔中形成的由导体构成的焊料，利用由导体构成的焊料相互电连接两个双面电路衬底的布线导体。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：井上泰史，杉本正和，
申请(专利权)人：日东电工株式会社，
类型：发明
国别省市：JP[日本]