一种ETOXNOR型闪存的STI结构的制作方法技术

本发明专利技术提供一种ETOX NOR型闪存的STI结构的制作方法，包括提供衬底，在衬底表面形成有垫氧层和硬掩膜层；刻蚀硬掩膜层、垫氧层和衬底，形成浅沟槽；在浅沟槽表面生长第一线形氧化层；利用氢氟酸刻蚀除去第一线形氧化层；在浅沟槽表面生长第二线形氧化层；采用HDP工艺对浅沟槽进行填充，并快速退火RTA；将浅沟槽进行平坦化处理，形成STI结构。本发明专利技术在浅沟槽表面进行两次线形氧化层的生长，同时采用高密度等离子体化学气相沉积(HDPCVD)工艺对浅沟槽进行填充，在保证有源区边角圆化基础上降低HDP DEP等离子体对有源区的影响，同时规避HARP DEP造成的浮栅FG多晶硅残留风险以及水汽退火带来的有源区消耗，提升了ETOX NOR型闪存器件的性能。存器件的性能。存器件的性能。

【技术实现步骤摘要】
一种ETOX NOR型闪存的STI结构的制作方法


[0001]本专利技术涉及半导体制造
，具体涉及一种ETOX NOR型闪存的STI结构的制作方法。

技术介绍

[0002]ETOX(EPROM with Tunnel Oxide或者Erasable Programmable Read Only Memory with Tunnel Oxide，可擦除可编程只读寄存器隧道氧化层)NOR(或非)型闪存(Flash)是一种非易失性闪存，其特点是应用程序可以直接在闪存内运行，不必再把代码读到系统随机存储器中，从而使其具有较高的传输效率，因此，该类型闪存的应用比较广泛。
[0003]目前，55NF BSL浅槽隔离(shallow trench isolation，STI)结构采用两次线形氧化(Double Liner Oxidation)，厚度为58+58A的STI Liner，利用高深宽比(High Aspect
‑
Ratio Process，HARP)工艺进行间隙填充(Gap
‑
filling),HARP沉积(Deposition，DEP)工艺具有保型性好，填充能力较强的优点,但仍存在以下问题：
[0004]1)如图1所示，HARP Densification(致密化)采用Steam Anneal(水汽退火),Steam ANNL阶段通水汽湿法氧化会造成AA Loss(有源区损伤),影响器件驱动电流；
[0005]2)如图2所示，STI氧化中Seam位置比较不利，WET Process之后容易形成顶部“凹坑”，FG(浮栅)Poly(多晶硅)DEP和FG Poly CMP之后表面多晶硅残留风险较高,Poly Residue(残留)11会引起FG间桥接,导致Cell(单元)间产生串扰(Disturb)，CP Yield(良率)表现为CKB相关Bin失败。

技术实现思路

[0006]有鉴于此，本专利技术提供一种ETOX NOR型闪存的STI结构的制作方法，用以提高ETOX NOR型闪存的性能和良率。
[0007]本专利技术提供一种ETOX NOR型闪存的STI结构的制作方法，包括以下步骤：
[0008]步骤一、提供衬底，所述衬底表面形成有垫氧层和硬掩膜层；
[0009]步骤二、刻蚀所述硬掩膜层、所述垫氧层和所述衬底，形成浅沟槽；
[0010]步骤三、在所述浅沟槽表面生长第一线形氧化层，所述第一氧化层的厚度为30A；
[0011]步骤四、利用氢氟酸刻蚀除去所述第一线形氧化层；
[0012]步骤五、在所述浅沟槽表面生长第二线形氧化层，所述第二线形氧化层的厚度为86A；
[0013]步骤六、采用HDP工艺对所述浅沟槽进行填充，并快速退火RTA；
[0014]步骤七、将所述浅沟槽进行平坦化处理，形成STI结构。
[0015]优选地，步骤一中所述衬底为硅衬底。
[0016]优选地，步骤一中所述硬掩膜层的材料为SiN。
[0017]优选地，步骤三之前还包括回刻所述硬掩膜层使所述浅沟槽边角圆化的步骤。
[0018]优选地，步骤三中所述第一线形氧化层和步骤五中所述第二线形氧化层皆采用
ISSG工艺形成。
[0019]优选地，步骤六中在所述浅沟槽中填充氧化物。
[0020]优选地，步骤七中所述平坦化工艺为化学机械抛光工艺。
[0021]优选地，所述方法还包括去除所述硬掩膜层和所述垫氧层。
[0022]本专利技术将厚度为58+58A的STI Liner更换为30+86A，同时将STI间隙填充(Gap
‑
filling)方式由HARP(High Aspect
‑
Ratio Process，高深宽比)变更为HDP(High Density Plasma Chemical Vapor Deposition，高密度等离子体)，在保证有源区边角圆化的基础上降低HDP DEP等离子体对于有源区的影响,同时规避HARP DEP造成的浮栅FG多晶硅残留风险以及水汽退火带来的有源区消耗,具体有以下几点优点：
[0023]1、HDP致密化使用快速退火RTA，不消耗有源区，有源区关键尺寸CD相较HARP DEP更大，保证更大的Cell相关电流(尤其是ERS电流)，有利于器件循环性能；
[0024]2、HDP DEP没有水汽且在CMP时不容易有Dishing(碟形缺陷)，FG多晶硅残留风险较低，浮栅FG CMP窗口更大；
[0025]3、HDP与HARP形成的膜质量不同，STI CMP对其选择比有所差异；HDP可以降低浮栅FG多晶硅研磨时对STI氧化层的过度抛光(Over Polish)，增大浮栅FG厚度，从而增大控制栅CG对浮栅FG的包裹(Coupling Ratio)；
[0026]4、HDP DEP&RTA Anneal相比HARP DEP&HTA Anneal周期时间较短，反应源便宜，生产成本要远低于HARP DEP。
附图说明
[0027]通过以下参照附图对本专利技术实施例的描述，本专利技术的上述以及其它目的、特征和优点将更为清楚，在附图中：
[0028]图1显示为现有STI采用HARP工艺Steam Anneal造成有源区损伤的示意图；
[0029]图2显示为现有STI采用HARP工艺Steam Anneal造成多晶硅残留的示意图；
[0030]图3显示为本专利技术实施例的ETOX NOR型闪存的STI结构的制作方法的流程图；
[0031]图4显示为现有STI采用HARP工艺浮栅多晶硅残留的示意图；
[0032]图5显示为本专利技术实施例STI采用HDP工艺浮栅多晶硅残留的示意图；
[0033]图6和图7显示为采用HARP工艺与HDP工艺形成STI结构的ETOX NOR型闪存的器件特性图。
具体实施方式
[0034]以下基于实施例对本专利技术进行描述，但是本专利技术并不仅仅限于这些实施例。在下文对本专利技术的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本专利技术。为了避免混淆本专利技术的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
[0035]此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
[0036]除非上下文明确要求，否则整个申请文件中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
[0037]在本专利技术的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本专利技术的描述中，除非另有说明，“多个”的含义是两个或两个以上。
[0038]HARP工艺退火中存在水汽退火(steam anneal)本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种ETOX NOR型闪存的STI结构的制作方法，其特征在于，包括以下步骤：步骤一、提供衬底，所述衬底表面形成有垫氧层和硬掩膜层；步骤二、刻蚀所述硬掩膜层、所述垫氧层和所述衬底，形成浅沟槽；步骤三、在所述浅沟槽表面生长第一线形氧化层，所述第一氧化层的厚度为30A；步骤四、利用氢氟酸刻蚀除去所述第一线形氧化层；步骤五、在所述浅沟槽表面生长第二线形氧化层，所述第二线形氧化层的厚度为86A；步骤六、采用HDP工艺对所述浅沟槽进行填充，并快速退火RTA；步骤七、将所述浅沟槽进行平坦化处理，形成STI结构。2.根据权利要求1所述的ETOX NOR型闪存的STI结构的制作方法，其特征在于，步骤一中所述衬底为硅衬底。3.根据权利要求1所述的ETOX NOR型闪存的STI结构的制作方法，其特征在于，步骤一中所...

【专利技术属性】
技术研发人员：姚春，王壮壮，杜怡行，王虎，杨耀华，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：