半导体结构及浅沟槽隔离结构制备方法技术

本申请提供了一种半导体结构及浅沟槽隔离结构制备方法。所述浅沟槽隔离结构制备方法包括：提供一衬底；于所述衬底上形成硬掩膜层，所述硬掩膜层包括依次层叠的第一刻蚀阻挡层、牺牲层及第二刻蚀阻挡层；图形化所述硬掩膜层，并以图形化后的硬掩膜层为掩膜版刻蚀所述衬底，以形成多个间隔排布的沟槽；去除剩余的所述牺牲层；沉积隔离材料并平坦化，以在每一所述沟槽内形成一个浅沟槽隔离结构，多个所述浅沟槽隔离结构之间的台阶高度差均匀。上述技术方案，通过在第一刻蚀阻挡层及第二刻蚀阻挡层之间设置牺牲层，避免了所述第一刻蚀阻挡层在沟槽刻蚀的过程中被消耗，使得形成的多个所述浅沟槽隔离结构之间的台阶高度差均匀，提高了产品的良率。了产品的良率。了产品的良率。

【技术实现步骤摘要】
半导体结构及浅沟槽隔离结构制备方法


[0001]本申请涉及半导体制造领域，尤其涉及一种半导体结构及浅沟槽隔离结构制备方法。

技术介绍

[0002]随着大规模集成电路集成度不断提高，0.18um及以下的元器件有源区之间的隔离槽大多数采用浅沟槽隔离(Shallow trench isolation，简写为STI)技术来制作。通常以抗反射(Darc)层和氮化硅(SiN)层作为硬掩膜层对沟槽进行刻蚀。其中氮化硅层不仅作为沟槽刻蚀的掩膜层，同时也作为化学机械抛光(Chemical Mechanical Polishing，简写为CMP)的停止层。
[0003]但是，单以氮化硅作为CMP的停止层会存在在沟槽刻蚀过程中使氮化硅被消耗一部分。图7是现有技术中浅沟槽结构的示意图。如图7所示，由于在沟槽刻蚀过程中氮化硅层71被消耗了一部分，从而导致晶圆刻蚀率的差异直接影响氮化硅层71的均匀度，如图7中(a)部分所示；而氮化硅层71的均匀度差直接导致CMP工艺台阶高度(Step Height)均匀度变差，如图7中(b)部分所示；从而影响后续多晶硅(Poly)本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种浅沟槽隔离结构制备方法，其特征在于，所述方法包括：提供一衬底；于所述衬底上形成硬掩膜层，所述硬掩膜层包括依次层叠的第一刻蚀阻挡层、牺牲层及第二刻蚀阻挡层；图形化所述硬掩膜层，并以图形化后的硬掩膜层为掩膜版刻蚀所述衬底，以形成多个间隔排布的沟槽；去除剩余的所述牺牲层；沉积隔离材料并平坦化，以在每一所述沟槽内形成一个浅沟槽隔离结构，多个所述浅沟槽隔离结构之间的台阶高度差均匀。2.根据权利要求1所述的方法，其特征在于，所述衬底为硅衬底或一具有外延层的硅衬底；所述第一刻蚀阻挡层的材料为氮化硅；所述牺牲层的材料为氧化硅或无定形碳；所述第二刻蚀阻挡层的材料为抗反射型材料。3.根据权利要求1所述的方法，其特征在于，所述的图形化所述硬掩膜层的步骤进一步包括：图形化所述第二刻蚀阻挡层；以图形化后的所述第二刻蚀阻挡层为掩膜版图形化所述牺牲层；以图形化后的所述牺牲层为掩膜版图形化所述第一刻蚀阻挡层。4.根据权利要求1所述的方法，其特征在于，所述的图形化所述硬掩膜层的步骤进一步包括：采用自对准接触刻蚀的方式图形化所述硬掩膜层。5.根据权利要求1所述的方法，其特征在于，以图形化后的硬掩膜层为掩膜版刻蚀...

【专利技术属性】
技术研发人员：谷东光，卿晨，李留洋，
申请(专利权)人：上海积塔半导体有限公司，
类型：发明
国别省市：