厚膜导体电路及其制造方法技术

本发明专利技术提供一种在距由铜构成的导体的表面深度为５微米的区域上，存在着厚度为０．１～５微米的含锌层，锌原子对铜原子的比率为３～２０原子％的厚膜导体电路，此外还提供导体的宽度方向上的截面形状呈矩形，而且在下端两个边缘部分具有圆角Ｒ的厚膜导体电路。上述厚膜导体电路采用下述办法制造：作为导电性基板使用已用含锌碱性溶液处理过的铝板的同时，把液体的感光性树脂组合物涂到该导电性基板上，用高能射线对应当形成树脂图形的部分施行曝光，接着，用显影用液体溶解或分散除去该感光性树脂组合物的未曝光部分，在导电性基板上形成所希望的树脂图形之后，边加电压边把导电性基板浸泡到电镀液中，用电解电镀法形成了导体之后，除去导电性基板。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及适合于在日益小型化、多功能化的电子部件或电路部件领域中，在作为超小型且高性能的小型平面马达用线圈，或者作为在光盘、MD和DVD中所用的高速数据读取部件的光读写用精密线圈、包括LSI周围的细密的走线部件在内的电路基板以及日益精细化的显示器件等的连接用部件的制造中使用的。特别是涉及包括最小布线节距不到100微米的部分、可以以高密度且自由地设定电阻的、可靠性高的。
技术介绍
所谓高密度且低电阻，同时可靠性又高的厚膜电路，要求布线节距小的同时，导体的截面积大，就是说，导体高度要高，此外还要求导体的化学稳定性，例如抗氧化性、抗腐蚀性高。例如，近些年来不断高性能化的IC和LSI(大规模集成电路)等，在要求高性能化的同时，引脚数不断增加，而引脚的节距日益变窄。此外，如在液晶显示器中所看到的那样，在高精细化的要求日益高涨期间，显示扫描线的条数有了飞跃性地增加，同时，布线间隔也已变得极其之窄，控制显示的IC的装配变得困难起来。在这样的技术趋势中，对电路布线间隔大不相同的部件之间，例如把具有窄的引脚节距IC、LSI等和母板(在制造方法上电路布线间隔大)连接起来的的高密度且低电阻的不同的本文档来自技高网...

【技术保护点】
一种厚膜导体电路，其特征是：在距由铜构成的导体的表面深度为５微米的区域内，存在着厚度为０．１～５微米的含锌层，锌原子对铜原子的比率为３～２０原子％。

【技术特征摘要】

【专利技术属性】
技术研发人员：吉田耕造，酒部健一，
申请(专利权)人：旭化成株式会社，
类型：发明
国别省市：JP[日本]