多层印制线路板和测量多层印制线路板阻抗的方法技术

新近制造的数据传输线路图案的阻抗能够容易地和精确地测量。多层印制线路板１包括一对配置在对应内层基片６，７上的在ＣＰＵ模块２和用存储器模块３之间的数据传输线路图案４，５，分别配置在与数据传输线路图案４，５的相同层中的阻抗测量线路图案２１和２２，配置在阻抗测量线路图案２１和２２上的半固化层１１，配置在半固化层１１上并且电连接到阻抗测量线路图案２１和２２以便与探针４０的信号端子４１相接触的用于信号的台部分２３，２３，以及也被配置在半固化层１１上并且电连接到阻抗测量线路图案２１和２２以便与探针４０的ＧＮＤ端子４２相接触的ＧＮＤ台部分２４，阻抗测量线路图案２１，２２具有使用ＴＤＲ单元所要求的最小长度即不小于３０ｍｍ的图案长度和与数据传输线路图案４，５相同的图案宽度。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及多层印制线路板，其安装有用于测量布置在CPU模块和存储器模块之间的数据传输线路图案之特征阻抗的检查样板(checking coupon)。诸如家庭用游戏机和移动电话设备的电子装置通常包括配置在其箱内的印制线路板，并且CPU(中央处理单元)模块和主存储器模块与其它模块一起安装于此。通过布置在印制线路板上的数据传输线路图案，CPU模块和存储器模块相互连接。同时，印制线路板的数据传输线路图案不得不以这种方式进行设计，即线路图案的阻抗表现出对应于安装在印制线路板上的CPU模块和存储器模块所特有阻抗之值，使得CPU和存储器可以在稳定的基础上可靠地工作。但是，在制造工艺完成之后从制造厂运来的一些印制线路板上的数据传输线路图案能够表现出在设计值和实际值之间的不同，这是由于包括用于刻蚀数据传输线路图案中铜箔的条件随后导致阻抗大于或小于设计值的各种原因引起的。当阻抗与设计值不一致时，不再有可能在CPU模块和存储器模块之间传输交换信号。由于上述情况，因此本专利技术的目的是提供一种新颖的多层印制线路板，其适合于以容易和简单的方式测量制造台上之数据传输线路图案的阻抗。本专利技术的另一个目本文档来自技高网...

【技术保护点】
一种多层印制线路板，包括：第一绝缘层；数据传输线路图案，其配置在所述第一绝缘层上和适合于在ＣＰＵ模块和用于该ＣＰＵ的主存储器模块之间的数据传输；阻抗测量线路图案，在与所述数据传输线路图案的层相同的层中，其对任何相邻线路图案以预定 的裕度配置在所述第一绝缘层上；第二绝缘层，其配置在所述数据传输线路图案和所述阻抗测量线路图案上；和用于信号的台部分和ＧＮＤ（接地）台部分，用于信号的台部分配置在所述第二绝缘层上并且通过通孔被电连接到配置在所述第一绝缘层上的所述阻抗测 量线路图案上，以便使得其与用于测量所述阻抗测量线路图案之阻抗的探针的信号端子保持接触，ＧＮＤ（接地）...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：大久保高晴，石川隆，藤多浩幸，堀江昭二，
申请(专利权)人：索尼公司，
类型：发明
国别省市：JP[日本]