利用高介电系数的绝缘材料降低走线阻抗的高速电路板制造技术

利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，包括至少两金属层与至少两信号走线层，该至少两金属层中至少一个用作接地层与至少一个用作电源层，且该电路板的两外侧的层分别为该信号走线层，而于前述电路板的各层间分别夹置一绝缘层以隔离，其特征在于：该电路板中的该金属层中的至少一金属层的一侧的绝缘层的介电系数为一第一介电系数，而另一侧的绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，而位于为该第二介电系数的绝缘层中非与该至少一金属层相接的另一侧为所述信号走线层中的一个，以降低该信号走线层的走线线宽与线距。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种利用高介电系数绝缘材料来降低走线阻抗的高速电路板，特别涉及一种布设于高速低阻抗走线供高速信号使用的电路板。
技术介绍
参照图1，是一种公用的板厚1.6mm的四层电路板，该电路板的第一及四层为信号走线层S1、S2、第二层为电源层Power及第三层为接地层GND，且该电路板具有一位于该电路板的第二及三层之间的第一绝缘层I1及两分别位于该电路板的第一及二层与第三及四层之间的第二绝缘层I2，第一绝缘层I1为基材(thin core)而第二绝缘层I2为胶片(prepreg)，第一绝缘层I1的厚度H1为47mil与第二绝缘层I2的厚度H2为5mil，一般厂商采用玻璃纤维强化环氧树脂来制成第一、二绝缘层I1、I2，故第一、二绝缘层I1、I2的介电系数系为4.5。一般电路板上的信号走线层S1、S2上除了布设电子零件外，还会有许多走线用以电性连接前述的电子零件与提供电路板与其他装置电性连接的电气路径，而对于信号于这些走线上传输的特性好否主要的决定要件之一是其相对阻抗，而由于图1中的第一与第二信号走线层为对称性的结构，所以第一信号走线层S1的相对于金属层(即指电源层POWER)阻抗会等于第二信号走线层S2的相对于金属层(即接地层GND)的阻抗，因而在以下仅以计算第一信号走线S1的相对阻抗作代表，再参照图2，以目前业界惯用的条件依下列公式1来计算第一信号走线层S1的相对阻抗Z0Z0=(87E+1.414)ln(5.98H0.8W+T)]]>……公式1 其中E＝介电系数＝4.5H＝第二绝缘层I2的厚度5milW＝线宽＝5milT＝信号走线层的厚度＝0.7mil而后，依上列公式1与实验检验后，信号走线层S1对的相对阻抗值Z0＝60欧姆＝第二信号走线层S2的相对阻抗。然而，以目前依因特网对于电路板上的高速低阻抗走线的阻抗要求在于28±10％欧姆，而此高速低阻抗走线可应用RAMBUS的静态随机存取存储器(DRAM)的布局等等，以前述公用四层电路板来说，欲由60欧姆降低至28欧姆，则以上列公式加上实验的结果，则走线的宽度W必须增加为21mil，而一般为了避免信号的相互干扰、串音等因素，所以线距S(即指两两走线中相互间隔的距离)比线宽W的比例为1∶1，因而线距S也需为21mil。但今日电路板明显朝短小轻薄的发展趋势，使得可供布局(layout)的面积愈来稀少珍贵，而此种需要如此大的空间的高速低阻抗的走线(每一条走线需42mil)形成上布局困难。
技术实现思路
因此，本专利技术的一目的，即在提供一种能利用高介电系数绝缘材料来降低走线阻抗的高速电路板，以达缩小高速低阻抗的走线的线宽。本专利技术的再一目的，即在提供一种能利用高介电系数绝缘材料来降低走线阻抗的高速电路板，达到提高走线布局密集度以符合经济效应。本专利技术的又一目的，即在提供一种能利用高介电系数绝缘材料来降低走线阻抗的高速电路板，达到板厚符合工业标准的功效。于是，本专利技术提供一种利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，该电路板包括至少两金属层与至少两信号走线层，该至少两金属层中至少一个用作接地层与至少一个用作电源层，且该电路板的两外侧的层分别为该信号走线层，而于前述电路板的各层间分别夹置一绝缘层以隔离，其特征在于该电路板中的该金属层中的至少一金属层的一侧的绝缘层的介电系数为一第一介电系数，而另一侧的绝缘层的介电系数为一高于该第一介电系数的第二介电系数，而位于为该第二介电系数的绝缘层中非与该至少一金属层相接的另一侧为前述信号走线层中的一个，以降低该信号走线层的走线线宽与线距。附图说明本专利技术的其他特征及优点，在以下结合附图的较佳实施例的详细说明中，将可清楚的明白，在附图中图1是一公用四层电路板的示意截面图。图2是公用四层电路板的局部示意截面图。图3是本专利技术的一第一较佳实施例的一示意截面图，此实施例是一四层电路板。图4是本专利技术的一第二较佳实施例的一示意截面图，此实施例是一六层电路板。图5是图4中第二较佳实施例的局部剖视图。图6是本专利技术的一第三较佳实施例的一示意截面图，此实施例是一八层电路板。图7是图6的第三较佳实施例的局部剖视图。图8是本专利技术的一第四较佳实施例的示意截面图，此实施例是一十层电路板。图9是本专利技术的一第五较佳实施例的示意截面图，此实施例是一十二层电路板。图10是本专利技术的一第六较佳实施例的示意截面图，此实施例是一十六层电路板。具体实施例方式应注意的是，本说明书中的各图示仅为说明各层之间的关系而绘示，其尺寸规格并非实际应用时的标准规格。参照图3，是本专利技术的第一较佳实施例，在本实施例中，该电路板1是四层电路板，该电路板1的第一、四层为信号走线层S1、S2，且该等信号走线层S 、S2亦供电子零件布设与布局走线，而该电路板1的第二层及第三层皆为一金属层而依其电路设计中所扮演的角色来作为电源层POWER或接地层GND，在此第二层作为电源层POWER，及第三层作为接地层GND，此外，该电路板由上而下依序具有用来电性隔离前述各层的一第一绝缘层11、一第二绝缘层12与一第三绝缘层13，对厂商而言，第二绝缘层12是基材(thin core)而第一与第三绝缘层11、13是胶片(prepreg)。如前所提及，电路板1中欲供布局高速低阻抗走线的各信号走线层-S1、S2的相对阻抗值最好在于因特网规定的高速低阻抗线路理论阻抗值25.2～30.8欧姆范围内，而如以前述公式1来说若要使相对阻抗降低的话，可利用降低绝缘层的厚度H或者增加介电系数E等方式，然而各种不同层数电路板的总厚度与绝缘层的厚度实际上早有业界规范数值，所以若过度降低绝缘层厚度来说，则电路板的特性随之改变，使得整体布局亦要随之大幅变动，况且电路板的总厚度亦会不再符合工业标准厚度，造成使用上的困难。因而本专利技术在不过度变更电路板原本厚度等设定条件下，利用提高相邻欲布设高速低阻抗走线的信号线层的部分绝缘层11、13的介电系数来降低相对阻抗，而且为了避免信号于走线传输中过度损耗，而造成过高的信号传输损失，所以寻找代替的绝缘材料除了高介电系数外还需符合低消耗因子(Dissipation Factor)的要求。再者，为了方便电路板对称性压合，厂商设计大都使对称位置的绝缘层(如第一与第三绝缘层11、13)的厚度相同，不仅制造上较为方便，亦较符合现今的制造方式，所以，在本实施例中，设定第一与第二信号走线层S1、S2皆可用来布局高速低阻抗的走线，故依照前述图2与公式1，对邻近两信号走线层S1、S2的第一与第二绝缘层11、13的材料进行改良。以往厂商所应用在绝缘层11、12、13的材料皆是介电系数为4.5的玻璃纤维强化环氧树脂，故本专利技术寻找介电系数高于4.5且低消耗因子的材料来制造第一与第三绝缘层11、13。应注意的是，本实施例的下列说明是针对四层电路板的工业标准的板厚为1.6mm来说明，但本专利技术的实施应不限于板厚1.6mm的四层电路板1同时参照图3，设定第二绝缘层12仍然使用介电系数4.5的玻璃纤维强化环氧树脂，不作变更，而第一与第三绝缘层11、13改变成利用介电系数高于4.5的高介电系数且为低消耗因子的绝缘材料来制成，在本实施例中，选用陶瓷充填的聚四氟乙烯(Ceramic filled Teflon)介电系数来作为第一与第三本文档来自技高网...

【技术保护点】
一种利用高介电系数的绝缘材料来降低走线阻抗的高速电路板，该电路板包括至少两金属层与至少两信号走线层，该至少两金属层中至少一个用作接地层与至少一个用作电源层，且该电路板的两外侧的层分别为该信号走线层，而于前述电路板的各层间分别夹置一绝缘层以隔离，其特征在于： 该电路板中的该金属层中的至少一金属层的一侧的绝缘层的介电系数为一第一介电系数，而另一侧的绝缘层材料为低消耗因子并其介电系数为一高于该第一介电系数的第二介电系数，而为该第二介电系数的绝缘层中非与该至少一金属层相接的另一侧为所述信号走线层中的一个，以降低该信号走线层的走线线宽与线距。

【技术特征摘要】

【专利技术属性】
技术研发人员：郑裕强，
申请(专利权)人：神达电脑股份有限公司，
类型：发明
国别省市：71[中国|台湾]