同时拉出多条走线的方法技术

本发明专利技术涉及一种同时拉出多条走线（ｔｒａｃｅ）的方法，主要应用在印刷电路板（ＰＣＢ）的线路布局（Ｌａｙｏｕｔ）上，可让线路布局工程师以最有效率的方式，一次拉出芯片等组件接脚所接驳连接垫的走线，且每一走线均垂直于连接垫，如此即可克服过去逐一拉出走线的繁琐，同时也不再有走线不符合垂直连接垫的规则，大幅降低线路布局的错误率。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种计算机绘制印刷电路板(PCB，printed circuit board)线路布局(Layout)图的显示方法，特别是一种用以同时拉出多条走线(trace)的方法。
技术介绍
在印刷电路板的设计过程中，先期的计算机绘图设计是相当重要的工作之一，其中运用计算机绘制印刷电路板的作业主要又分成两部分，一个是前面的定位处理(placement)作业，另一个则是后面的线路布局(Layout)作业；当电子工程师对于一个印刷电路板的定位处理工程完成之后，即将该印刷电路板后续的线路布局作业，交由线路布局工程师(Layout engineer)进行后续的线路布局工程。但当线路布局工程师开始着手线路布局作业时，经常性的必须由组件(component，如芯片)接脚(pin)所耦接的连接垫(pad)，拉出一条又一条的走线(trace)，同时必须注意到每一条拉出的走线必须与矩形的连接垫边缘垂直的规则；不过，工程师光是注意整个图层的走线是否有足够的空间摆设就已费尽心思，因此由组件拉出的走线常常会不垂直于其连接垫，导致还要再重新修线的麻烦，无形中降低了作业速度与效率。
技术实现思路
本专利技术的目的在于克服现有技术的不足与缺陷，提供一种，由本方法的操作，可达到使线路布局工程师提高作业效率的目的。为达上述目的，本专利技术提供一种，通过电脑可执行的程序运算辅助使用者进行印刷电路板(PCB)的线路布局(Layout)，可自一组件(component)同时拉出多条走线，该方法包含下列步骤首先是由使用者选取一组件(component)；继而提供一信息列表于使用者接口；而后由使用者选择走线方向并输入一走线长度；最后，可直接由此组件接脚的连接垫(pad)一次垂直拉出所有走线。附图说明图1为本专利技术的第一较佳实施例的运作流程图；图2为本专利技术的第一较佳实施例中，提供一信息列表于使用者接口的细部流程图；图3为本专利技术的第二较佳实施例的运作流程图；图4为本专利技术的第二较佳实施例中，由此组件的所有接脚连接的每一连接垫拉出一段预设长度的走线的细部流程图。图中符号说明步骤110 使用者选取一组件步骤120 提供一信息列表于使用者接口步骤130 使用者选择走线方向并输入长度步骤140 判别走线端点坐标是否落于周围单元的安全范围外步骤150 显示错误信息步骤160 由此组件接脚的连接垫一次垂直拉出所有走线步骤210 以组件的参考名称获得几何数据库中的接脚型态，几何名称及封装模式步骤220 以组件的参考名称取得对应此接脚型态的地址文件中的接脚号码与接脚名称关系步骤230 以上述两种数据组合出各接脚可拉出走线的方向步骤240 形成一信息列表步骤310 确定使用者选取一组件步骤320 显示错误信息步骤330 由此组件的所有接脚连接的每一连接垫拉出一段预设长度的走线步骤340 将拉出的走线设为保护模式步骤410 以组件的参考名称获得几何数据库中的接脚型态，几何名称及封装模式步骤420 以组件的参考名称取得对应此接脚型态的地址文件中的接脚号码与接脚名称关系步骤430 以上述两种数据组合出各接脚可拉出走线的方向步骤440 以接脚号码及接脚中心点位置、延伸方向及相对应的走线名称等四项参数，由各接脚的连接垫依方向及预设长度拉出走线具体实施方式请参阅图1本专利技术第一较佳实施例的运作方式，其必要步骤首先是由使用者选取一组件(步骤110)，此组件具有许多接脚(pin)，实务上多为芯片(chip)；继而由一功能键的触动，提供一信息列表于使用者接口(步骤120)，此信息列表包括走线(trace)的可拉出方向，以及走线长度的输入栏；而后即由使用者选择走线方向并输入长度(步骤130)；最后，可直接由此组件接脚的连接垫(pad)一次垂直拉出所有走线(步骤160)，其中所适用的连接垫为矩形。前述步骤130在使用者输入长度之后，尚可提供走线长度适当与否的判断，即判别走线端点坐标是否落于周围单元的安全范围外(步骤140)，意即运算并判别组件接脚中心点坐标依方向加上走线长度后的走线端点坐标，是否落于此组件周围单元(走线、贯孔(VIA)或其它芯片的连接垫)的安全范围外，此安全范围可涵盖单元本身再于其边缘加上一个安全距离当答案为“否”，即显示一错误信息(步骤150)，而后回到步骤130重新输入；若答案为“是”，即继续进行步骤160，将所有的走线一次拉出。其次，在上述步骤120中信息列表的提供，是通过图2所示的细部流程图来达成。当使用者按下使用接口的功能键时，首先是以组件的参考名称获得几何数据库中的接脚型态，几何名称及封装模式(步骤210)，而后以组件的参考名称取得对应此接脚型态的位置文件中的接脚号码与接脚名称关系(步骤220)，继而以上述两种数据组合出各接脚可拉出走线的方向(步骤230)，最后形成一信息列表(步骤240)。如此，便可提供一信息列表让使用者选择走线方向及输入走线长度。通过本专利技术第一较佳实施例所提供的方法，可让线路布局工程师以最有效率的方式，一次拉出芯片等组件接脚所接驳连接垫的走线，且每一走线均垂直于矩形连接垫边缘，如此即可克服过去逐一拉出走线的繁琐，同时也不再有走线不符合垂直连接垫的规则。另外，在第一较佳实施例中，步骤130有关使用者选择走线方向并输入长度的部分，可改为预先设定，而让整个拉出走线的动作一气呵成，如图3所示，本专利技术第二较佳实施例的运作方式，首先是在作业前完成欲拉出走线的长度设定，随后当使用者触动功能键时，先行确定使用者选取一组件(步骤310)当答案为“否”时，即显示一错误信息(步骤320)；当答案为“是”时，则经由此组件的所有接脚连接的每一连接垫拉出一段预设长度的走线(步骤330)，当然，每一走线均垂直于连接垫；最后，再将拉出的走线设为保护模式(步骤340)。与前一实施例不同的是，本实施例提供一组件选取正确与否的判断，另外，为避免使用者在之后的作业过程中误选编辑已拉出的走线，故将拉出的走线设为保护模式。上述二者皆有助于线路布局作业的正确性，可由减少错误率的方式提高作业效率。其次，在上述步骤340中拉出走线的动作，是通过图4所示的细部流程图来达成。当使用者按下使用接口的功能键时，首先是以组件的参考名称获得几何数据库中的接脚型态，几何名称及封装模式(步骤410)，而后以组件的参考名称取得对应此接脚型态的位置文件中的接脚号码与接脚名称关系(步骤420)，继而以上述两种数据组合出各接脚可拉出走线的方向(步骤430)，最后，以接脚号码及接脚中心位置、延伸方向及相对应的走线名称等四项参数，由各接脚的连接垫依方向及预设长度拉出走线(步骤440)。虽然本专利技术以前述的较佳实施例揭露如上，然其并非用以限定本专利技术，任何熟悉本技术者，在不脱离本专利技术的精神和范围内，当可作些许的更动与润饰，因此本专利技术的保护范围须视权利要求书所界定者为准。权利要求1.一种同时拉出多条走线(trace)的方法，通过计算机可执行的程序运算辅助使用者进行印刷电路板(PCB)的线路布局(Layout)，可自一组件(component)同时拉出多条走线，其特征在于，该方法包含下列步骤使用者选取一组件(component)；提供一信息列表于一使用者接口；使用者选择数个走线方向并输入一走线本文档来自技高网...

【技术保护点】
一种同时拉出多条走线（ｔｒａｃｅ）的方法，通过计算机可执行的程序运算辅助使用者进行印刷电路板（ＰＣＢ）的线路布局（Ｌａｙｏｕｔ），可自一组件（ｃｏｍｐｏｎｅｎｔ）同时拉出多条走线，其特征在于，该方法包含下列步骤：使用者选取一组件（ｃ ｏｍｐｏｎｅｎｔ）；提供一信息列表于一使用者接口；使用者选择数个走线方向并输入一走线长度；及由该组件的数个接脚（ｐｉｎ）连接的矩形数个连接垫（ｐａｄ）同时拉出垂直于该连接垫边缘的数条走线。

【技术特征摘要】

【专利技术属性】
技术研发人员：张有权，
申请(专利权)人：英业达股份有限公司，
类型：发明
国别省市：71[中国|台湾]