功率MOSFET及其应用装置和制造方法制造方法及图纸

本发明专利技术提出了小型且内阻小的功率ＭＯＳＦＥＴ和安装面积小的功率ＭＯＳＦＥＴ应用装置以及制造容易的功率ＭＯＳＦＥＴ的制造方法。在半导体基板的相向主面上配置源端子层、栅端子层、漏端子层。这些端子层以具有在各个主面的面积内所能容纳的大小的方式被配置在各个主面上并与源电极、栅电极、漏电极结合。该功率ＭＯＳＦＥＴ使其各个主面与电路基板大致正交而被安装在电路基板上。在半导体晶片阶段，功率ＭＯＳＦＥＴ用分离端子板的工序或者在源电极、栅电极、漏电极上用蒸镀金属层的方法形成源端子层、栅端子层、漏端子层。

【技术实现步骤摘要】

本专利技术涉及功率MOSFET和应用了它的功率MOSFET应用装置以及功率MOSFET的制造方法。
技术介绍
一般，在功率MOSFET中，在半导体衬底的一个主面上配置源电极和栅电极，在半导体衬底的另一主面上配置漏电极。通过将该漏电极结合到引线框架的管芯键合区来安装该功率MOSFET。该引线框架的管芯键合区形成漏端子，并且，引线框架包含与管芯键合区电隔离的源端子和栅端子。通过细金属丝将功率MOSFET的源电极和栅电极连接到源端子和栅端子上。为了减小导通电阻，通过多条细金属丝将源电极连接到源端子上。在特开2002-359332号专利公报的图17上表示出组装了包含纵型MOS晶体管的半导体芯片的半导体封装。在该半导体封装中，为降低金属丝的布线电阻，通过多条Au丝将芯片上的金属电极连接到引线上。现说明在这种场合下越增加电极焊区数，增加Au丝的连接条数，组装工序的指标就越增加；且由于金属丝长度的关系，进一步降低布线电阻变得困难的情况。另外，在特开2002-359332号专利公报的图1上表示出将由导电条组成的引线结合到半导体芯片上的凸点接头上的结构。因为由该导电条组成的引线直接结合到凸点接头上，所以，与使用细金属丝的结构相比可以降低布线电阻。特开2002-359332号专利公报(图17、图1及其说明)但是，在特开2002-359332号专利公报的图1所示的结构中，在将由导电条组成的2条引线配置在半导体芯片上进行组装时，必须将这些引线分别安装在半导体芯片上。
技术实现思路
本专利技术提出一种改进的功率MOSFET，将源端子层、栅端子层、漏端子层配置在半导体衬底的主面上，在小型化的同时谋求降低这些端子层的连接电阻。另外，本专利技术提出一种功率MOSFET应用装置，在这种装置中，应用该改进的功率MOSFET，在更小的安装面积内安装功率MOSFET。另外，本专利技术提出一种功率MOSFET的制造方法，在这种功率MOSFET的制造方法中，改进源端子、栅端子和漏端子的形成工序，可简单地形成这些端子。本专利技术的功率MOSFET的特征在于包括在相向的一方的主面上具有源电极和栅电极而在另一方的主面上具有漏电极的半导体衬底；在上述一方的主面上配置并结合到上述源电极上的源端子层；在上述一方的主面上配置并结合到上述栅电极上的栅端子层；以及在上述另一方的主面上配置并结合到上述漏电极上的漏端子层，上述源端子层和栅端子层在上述一方的主面上以该主面的面积内所能容纳的大小被配置，并且，上述漏端子层也在上述另一方的主面上以该主面的面积内所能容纳的大小被配置。按照本专利技术的功率MOSFET，因为以半导体衬底的各个主面的面积内所能容纳的大小在各个主面上配置源端子层、栅端子层、漏端子层，所以可以获得小型化的功率MOSFET，又因为将这些源端子层、栅端子层、漏端子层结合到源电极、栅电极、漏电极，所以可以获得内阻小的功率MOSFET。并且，因为使源端子、栅端子、漏端子与源电极、栅电极、漏电极接触，所以与使用引线框架的结构相比，可以获得外形尺寸更小的功率MOSFET。另外，本专利技术的功率MOSFET应用装置是将上述功率MOSFET的专利技术所得到的功率MOSFET安装成半导体衬底的各个主面大致垂直于电路基板的应用装置。在该功率MOSFET应用装置中，可以有效利用功率MOSFET被小型化的优点，可以在更小的面积内将功率MOSFET安装在电路基板上。另外，本专利技术的功率MOSFET的制造方法包括晶片准备工序、端子板形成工序和分割工序。在晶片准备工序中，准备包含在半导体衬底一方的主面上具有源电极和栅电极而在另一方的主面上具有漏电极的多个功率MOSFET的半导体晶片。端子板形成工序在该晶片准备工序后进行，在该端子层形成工序中，形成共同地与上述半导体晶片内所包含的各个功率MOSFET的各自的源电极和栅电极接触的第一端子板，并形成共同地与上述半导体晶片内所包含的各个功率MOSFET的各自的漏电极接触的第二端子板。分割工序在该端子板形成工序后进行，对应于上述各个功率MOSFET的半导体衬底来分割上述半导体晶片，构成在半导体衬底的一方的主面上具有分别独立地与上述源电极和栅电极接触的源端子和栅端子而在另一方的主面上具有与上述漏电极接触的漏端子的功率MOSFET。在本专利技术的功率MOSFET的制造方法中，对于包含多个功率MOSFET的半导体晶片，在形成共同地与各个功率MOSFET的各自的源电极和栅电极接触的第一端子板和共同地与各个功率MOSFET的各自的漏电极接触的第二端子板后，第一、第二端子板被分割成各个功率MOSFET的源端子层、栅端子层、漏端子层，所以，在将半导体晶片分割成各个功率MOSFET的半导体衬底后不需要在半导体衬底上对源电极、栅电极、漏电极安装源端子、栅端子、漏端子，可以简化功率MOSFET的制造。另外，可以使源端子层、栅端子层、漏端子层在宽广的面积内与源电极、栅电极、漏电极接触，获得内阻小的功率MOSFET。并且，因为使源端子层、栅端子层、漏端子层与源电极、栅电极、漏电极接触，所以，与使用引线框架相比，可以获得外形尺寸更小的功率MOSFET。另外，本专利技术的功率MOSFET的制造方法包括晶片准备工序、端子层形成工序和分离工序。在晶片准备工序中，准备包含在半导体衬底一方的主面上具有源电极和栅电极而在另一方的主面上具有漏电极的多个功率MOSFET的半导体晶片。端子层形成工序在该晶片准备工序之后进行，在上述半导体晶片内所包含的各个功率MOSFET的各自的源电极、栅电极和漏电极上蒸镀金属层，形成源端子层、栅端子层、漏端子层。分离工序在该端子层形成工序之后进行，对应于上述各个功率MOSFET的半导体衬底来分割上述半导体晶片，构成功率MOSFET。在本专利技术的功率MOSFET的另一制造方法中，在半导体晶片内所包含的各个功率MOSFET的各自的源电极、栅电极和漏电极上蒸镀金属层，形成源端子层、栅端子层、漏端子层，其后对应于上述各个功率MOSFET的半导体衬底来分割上述半导体晶片，所以，在将半导体晶片分割成各个功率MOSFET的半导体衬底后不需要在半导体衬底上将源端子、栅端子、漏端子安装在源电极、栅电极和漏电极上，可以简化功率MOSFET的制造。另外，由于将源端子层、栅端子层、漏端子层结合到源电极、栅电极、漏电极，所以减小了内阻，并且与使用引线框架相比，可以获得外形尺寸更小的功率MOSFET。附图说明图1是表示本专利技术的功率MOSFET和功率MOSFET应用装置的图2是实施例1的功率MOSFET的各个主面的正视图。图3是表示本专利技术的功率MOSFET的制造方法的实施例2的某个制造工序的状态的侧视图。图4是表示实施例2的另一制造工序的状态的侧视图。图5是与图4对应的半导体晶片的各个主面的正视图。图6是实施例2的另一制造工序中的各个主面的正视图。图7是表示本专利技术的功率MOSFET的制造方法的实施例3中的某个制造工序的状态的侧视图。图8是与图7对应的半导体晶片的各个主面的正视图。图9是关于实施例3的另一制造工序中的各个主面的正视图。图10是表示本专利技术的功率MOSFET的制造方法的实施例3中的某个制造工序的状态的正视图。具体实施例方式实施例1图1表示包含了本专利技术的功率MOSFET的功率MOSFET应用装置的实施本文档来自技高网...

【技术保护点】
一种功率ＭＯＳＦＥＴ，其特征在于：包括：在相向的一方的主面上具有源电极和栅电极而在另一方的主面上具有漏电极的半导体衬底；在上述一方的主面上配置并结合到上述源电极上的源端子层；在上述一方的主面上配置并结合到上述栅电极上的栅端子层；以及 在上述另一方的主面上配置并结合到上述漏电极上的漏端子层，上述源端子层和栅端子层在上述一方的主面上以该主面的面积内所能容纳的大小被配置，并且，上述漏端子层也以在上述另一方的主面上以该主面的面积内所能容纳的大小被配置。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：福原和矢，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]