电路部件搭载用基板制造技术

本发明专利技术公开的电路部件搭载用基板，具有：由在有通孔的底板表面上密集形成的多个连接端子构成的第１连接端子群和在底板背面的至少外周形成上的多个连接端子构成的第２连接端子群，第１接续端子群和第２连接端子群由通孔连接，底板表面上形成有通路孔的多层复合布线层，第１连接端子群通过多层复合布线层及通孔与第２连接端子群３连接，多层复合布线层表面的各导线由线宽不同的多个布线图和连接那些线宽不同的布线图，其宽度成为连续变化的锥形图构成，导线的线宽可以形成为布线密度相对高的区域比布线密度相对低的区域宽度还要小。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是关于在表背两面分别形成连接端子群的电路部件搭载用印刷电路板。
技术介绍
以往作为搭载倒装片(フリツブチツブ)等的裸片或BGA(Bump Grid Array凸起栅格阵列)等插件的印刷电路板，已知有如8图所示用于搭载电子部件的布线板21。这种布线板21具有底板22，其底板22表面背面两面具有主要由减成法(サブトラクテイブ法)形成的导体层。底板22的表面中央部分设有搭载部件的区域。在同一区域里，组成第1衬垫群的多个衬垫23以密集状态形成。各衬垫23与位于裸片C1底部的凸起BP相对应。另一方面，在底板22背面的外周上，形成有组成第2衬垫群的多个衬垫24。这些衬垫24上形成有作为与母板连接的突起电极的凸起25。又，底板22的外周上，形成有穿透底板22的多个通孔26。这些通孔26和表面侧的衬垫23通过形成于表面的导体图(パタ-ン)27连接。又，通孔26和背面的衬垫24，同样通过形成于底板22背面上的导体图28连接。其结果，这个布线板21上，第1衬垫群23和第2衬垫群24相互电气连接。但是，以往的布线板21，如图8所示，其表面上一度引至外周部分的布线，在其背面重新引至中心方向。因此，连接衬垫23、24之间的布线变成不必要的长，其布线效率恶化。又，用了这样的布线板21时，就有难以实现被搭载的电子部件和母板之间信号传输高速化的问题。又，为了用最短的布线连接在衬垫23，24之间，可以考虑通孔26不是打在基板外周上而打在基板中央部分。但是，此时在通孔26的形成部分上会产生不可能布线的无信号区。因此为了确保可能布线的区域，就有不可避免基板整体大型化的问题。另一方面，如9图所示的以往布线板60，连在衬垫61的导线62不管其位置如何都具有一定的宽度。此时，就有必要将导线62的线幅设定缩小，也就会导至布线电阻增加或者，因易发生断线而可靠性降低等问题。为了防止这些，有人提议如9图两点画线表示，导线62由指定宽度的第1布线图62b和比第一布线图62b宽度还宽的的第2布线图62a形成。这时，因布线密度高的部分布设第一布线图62b，密度低的部分布设第2布线图62a，可以确保布线的容易性，并且可以降低断线的发生频率。但是，这时由于第一布线图62b直接连在第2布线图62a上，其连接部分上会形成锐角状的2个直角。因在这些直角上容易集中应力，如图10所示，出现在直角附近的永久性保护层63上易发生裂纹64的新问题。
技术实现思路
本专利技术便是为解决上述问题而提出的，其目的在于提供一种电路部件搭载用基板，其可避免基板整体大型化，并且提高布线效率。并且，其可抑制布线电阻增加和发生断线；而且可防止永久性保护层发生裂纹，以提高布线效率。为了达到上述目的，本专利技术的电路部件搭载用基板，其具有 由在有通孔的基板表面上形成的多个连接端子而组成的第1连接端子群；和由在上述基板背面的外周上形成的多个连接端子而组成的第2连接端子群，通过通孔连接第1连接端子群和第2连接端子群，其特征在于在上述底板表面上形成多层复合布线层，这个复合布线层包括交替叠加的至少一个导体层和至少一个绝缘层；上述各绝缘层具有为电气连接各导体层的多个通路孔，并且上述导体层与通孔电气连接；上述第1连接端子群密集形成在所述复合多层布线层的最外层，且形成在上述基板的中央部；上述第2连接端子群离散形成在所述基板的背面的外周上，并且，上述导体层为了将上述第1连接端子组与上述第2连接端子组连接，从上述基板的中央部向外周部延伸。第1连接端子群是密集形成在底板上，而第2连接端子群是被离散地配置。这之间不仅通过通孔，还通过通路孔连接。因此可以不产生无信号区而缩短布线长度，提高布线效率。为此可以实现处理速度快的电路部件搭载装置。其它例的专利技术是一种电路部件搭载用基板，其在绝缘层上设有多个连接端子及导线，上述多个连接端子以密集状态形成，而这些多个连接端子分别与导线连接，其特征在于各导线是由线宽互不相同的多个布线图、和连接那些线宽不同的布线图、其宽度成为连续变化的锥形状图组成的，并且上述的导线的线宽可以形成为布线密度相对高的区域比布线密度相对低的区域小，上述锥形状图的各个侧缘与布线图的各侧缘连接，该连接部分做倒圆角处理，上述锥形状图的各个侧缘相对于布线图的中心线倾斜10～45度的角度。导线的线宽被形成，在其布线密度相对高的区域比布线密度相对低的区域还要小，因此可以在布线密度高的区域布设线宽小的图，布线密度低的区域布设线宽大的图。因此，可以抑制电阻值，又可以防止断线。还可以在布线密度高的区域确保图之间的绝缘性。又，可以由锥形状图连接线宽互不相同的布线图，因此永久性保护层上不会发生裂纹，就可以确保导线间的绝缘，也不会增大布线电阻。附图说明图1是本专利技术第1实施例布线板的概略断面图；图2是其它例子的布线板的概略断面图；图3是本专利技术第2实施例的布线板的部分平面图；图4是表示用于图3布线板的导线一部分的断面斜视图；图5(a)，(b)，(c)是表示图3的导线变动的部分平面图；图6是表示用于图3的布线板的衬垫排列的部分放大平面图；图7是其它例子的布线板的部分平面图；图8是表示以往布线板的概略断面图；图9是表示相当于图3布线板的以往布线板的部分平面图；图10是表示用于图9布线板的导线一部分的断面斜视图。具体实施例方式以下，根据图1及图2详细说明把本专利技术具体化的第1实施例。这个实施例的电路部件搭载用基板的布线板1具有表面S1及背面S2两面可以使用的底板2。底板2在树脂制的基材5的表面S1及背面S2两面拥有由减成法形成的导体层3，4。在底板2上形成有，为跨越底板2的表面背面两面而导通导体层3，4之间的多个通孔6。这些通孔6里填充着耐热性树脂7。在底板2的表面S1及背面S2上，分别形成多层复合布线层B1，B2，其是由交替叠加层间绝缘层8a，8b和导体层9a，9b而形成的。在表面S1上形成的多层复合布线层B1，在其接近表面S1的第1层间绝缘层8a上面有着由感光性树脂组成的永久性保护层10。在没有永久性保护层10的部分上，形成有内侧导体层9a。然后，此内侧导体层9a和底板2的表面S1上的内侧导体层3，靠设在第1层间绝缘层8a上的通路孔(バィアホ-ル)11电气连接。又，上述的设在第1层间绝缘层8a上部的第2层间绝缘层8b上，同样也部分形成有永久性保护层10。在没有永久性保护层10的部分上，形成有外侧导体层9b。然后，此外侧导体层9b和内侧导体层9a，靠设在第2层间绝缘层8b上的通路孔11电气连接。表面S1侧的第2层间绝缘层8b的表面即布线板1的第1面中央部分，构成了搭载作为电路部件的LSI裸片C1的区域。在这个区域里，第1连接端子群即组成衬垫群的多个衬垫12A、12B以密集状态形成。这些衬垫12A、12B与形成在裸片C1底部凸起BP相对应。在此，对于第1衬垫群位于最外侧的部分称为″外部衬垫12B″。位于第1衬垫群中央部分的部分即比上述外部衬垫12B还要位于内侧的部分称为″内部衬垫12A″。在这个实施例，外部衬垫12B只是最外侧的1列，但是从最外侧起1至5列可以作为外部衬垫使用。此时，除了这些衬垫是内部衬垫12A。在背面S2上形成的多层复合布线层B2上，在其接近背面S2的第1层间绝缘层8a上部分形成有永久性保护层10。在没有形成永久性保本文档来自技高网...

【技术保护点】
一种电路部件搭载用基板，其具有：由在有通孔的基板表面上形成的多个连接端子而组成的第１连接端子群；和由在上述基板背面的外周上形成的多个连接端子而组成的第２连接端子群，通过通孔连接第１连接端子群和第２连接端子群，其特征在于： 在上述底板表面上形成多层复合布线层，这个复合布线层包括交替叠加的至少一个导体层和至少一个绝缘层；上述绝缘层是由对酸或者氧化剂具有耐溶性的树脂和对酸或者氧化剂具有可溶性的粒子组成，并且在各个绝缘层的表面通过酸或氧化剂形成粗化层，在 该粗化层上形成上述导体层；上述各绝缘层具有为电气连接各导体层的多个通路孔，并且上述导体层与通孔电气连接；上述第１连接端子群密集形成在所述复合多层布线层的最外层，且形成在上述基板的中央部；上述第２连接端子群离散形成在所述基板的 背面的外周上，并且，上述导体层为了将上述第１连接端子组与上述第２连接端子组连接，从上述基板的中央部向外周部延伸。

【技术特征摘要】

【专利技术属性】
技术研发人员：浅井元雄，川村洋一郎，森要二，
申请(专利权)人：揖斐电株式会社，
类型：发明
国别省市：JP[日本]