三维存储器装置及其形成方法制造方法及图纸

一种三维(3D)存储器装置，包括第一半导体结构和第二半导体结构。第一半导体结构包括第一衬底和设置在第一衬底上的存储器阵列结构。第二半导体结构设置在第一半导体结构之上，并且第二半导体结构包括第二衬底和与第二衬底接触的外围器件。第二衬底形成于外围器件与第一半导体结构之间。一半导体结构之间。一半导体结构之间。

【技术实现步骤摘要】
【国外来华专利技术】三维存储器装置及其形成方法


[0001]本公开涉及存储器装置和用于形成存储器装置的方法，更具体地涉及三维(3D)存储器装置和用于形成3D存储器装置的方法。

技术介绍

[0002]通过改进工艺技术、电路设计、程序设计算法和制作工艺使如存储器单元的平面半导体器件缩小到了更小的尺寸。但是，随着半导体器件的特征尺寸接近下限，平面工艺和制作技术变得更加困难，而且成本更加高昂。3D半导体器件架构能够解决一些平面半导体器件(例如，闪速存储器装置)中的密度限制。
[0003]可以通过堆叠设置半导体晶片或管芯并且对它们进行垂直互连而形成3D半导体器件，使得所得到的结构起着单个器件的作用，从而相对于常规平面工艺以降低的功率和更小的占据区域实现性能的提高。在用于对半导体衬底进行堆叠设置的各种技术当中，诸如混合键合的键合被认为是一种有前景的技术，因为其能够形成高密度互连。

技术实现思路

[0004]在一个方面当中，公开了一种3D存储器装置。该3D存储器装置包括第一半导体结构和第二半导体结构。第一半导体结构包括第一衬底和设置在第一衬底上的存储器阵本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种三维(3D)存储器装置，包括：第一半导体结构，其包括第一衬底和设置在所述第一衬底上的存储器阵列结构；以及设置在所述第一半导体结构之上的第二半导体结构，所述第二半导体结构包括第二衬底和与所述第二衬底接触的外围器件；其中，所述第二衬底形成于所述外围器件与所述第一半导体结构之间。2.根据权利要求1所述的3D存储器装置，进一步包括：设置在所述第二半导体结构之上的互连层，其中，所述存储器阵列结构设置在所述互连层和所述第一衬底之间；并且所述互连层的接触焊盘电耦接至所述外围器件。3.根据权利要求1所述的3D存储器装置，进一步包括：被设置在所述第一半导体结构之上的互连层，其中，所述第二衬底设置在所述互连层和所述外围器件之间；并且所述互连层的接触焊盘电耦接至所述外围器件。4.根据权利要求1
‑
3中的任何一项所述的3D存储器装置，其中，所述存储器阵列结构进一步包括：具有多个交替的导电层和电介质层的存储器叠层；以及穿过所述存储器叠层延伸的沟道结构，所述沟道结构包括存储膜和半导体沟道；其中，所述半导体沟道与所述第一衬底接触。5.根据权利要求4所述的3D存储器装置，进一步包括穿过所述第二衬底的第一穿硅接触结构，并且所述第一衬底通过所述第一穿硅接触结构电耦接至所述外围器件。6.根据权利要求5所述的3D存储器装置，其中，所述外围器件进一步包括晶体管，并且所述第一衬底通过所述第一穿硅接触结构电耦接至所述晶体管的第一源极/漏极端子。7.根据权利要求6所述的3D存储器装置，其中，所述接触焊盘电耦接至所述晶体管的第二源极/漏极端子。8.根据权利要求7所述的3D存储器装置，进一步包括穿过所述第二衬底的第二穿硅接触结构，并且所述存储器阵列结构通过所述第二穿硅接触结构电耦接至所述外围器件。9.根据权利要求8所述的3D存储器装置，其中，所述第一穿硅接触结构、所述第二穿硅接触结构和所述互连层是由铜(Cu)形成的。10.根据权利要求1所述的3D存储器装置，进一步包括处于所述第一半导体结构和所述第二半导体结构之间的键合界面。11.根据权利要求1
‑
10中的任何一项所述的3D存储器装置，其中，所述第一衬底包括单晶硅层。12.根据权利要求11所述的3D存储器装置，其中，所述第二衬底包括单晶硅层。13.一种系统，包括：被配置为存储数据的三维(3D)存储器装置，所述3D存储器装置包括：第一半导体结构，其包括第一衬底和设置在所述第一衬底上的存储器阵列结构；以及设置在所述第一半导体结构之上的第二半导体结构，所述第二半导体结构包括第二衬底和与所述第二衬底接触的外围器件；其中，所述第二衬底形成于所述外围器件与所述第一半导体结构之间；以及
耦接至所述3D存储器装置并且被配置为控制所述3D存储器装置的操作的存储器控制器。14.一种用于形成三维(3D)存储器装置的方法，包括：在第一衬底之上形成存储器阵列结构；在所述存储器阵列结构之上形成第二衬底；形成与所述第二衬底接触的外围器件；以及在所述外围器件之上形成互连层，其中，所述第二衬底设置在所述外围器件与所述存储器阵列结构之间。15.根据权利要求14所述的方法，进一步包括：形成嵌入到所述互连层内的接触焊盘，其中，所述接触焊盘与所述外围器件接触。16.根据权利要求14所述的方法，进一步包括：在所述第一衬底之上形成接触焊盘，其中，所述第一衬底设置在所述接触焊盘与所述存储器阵列结构之间。17.根据权利要求14
‑
16中的任何一项所述的方法，其中，在所述第一衬底之上形成所述存储器阵列结构进一步包括：形成包括在所述第一衬底上交替的多个电介质层和多个牺牲层的电介质叠层；形成垂直地穿过所述电介质叠层延伸并且与所述第一衬底接触的沟道结构；以及采用多个导电层代替所述多个牺牲层。18.根据权利要求14
‑
16中的任何一项所述的方法，其中，在所述第一衬底上形成所述存储器阵列结构进一步包括：在所述第一衬底上形成包括多条字线的叠层结构；以及形成垂直地穿过所述叠层结构延伸并且与所述第一衬底接触的沟道结构。19.根据权利要求14
‑
18中的任何一项所述的方法，其中，在所述存储器阵列结构之上形成所述第二衬底进一步包括：提供包括电介质层的第三衬底；经由所述电介质层按照面对面的方式将所述第三衬底键合至所述存储器阵列结构；在所述第三衬底内形成异质界面；以及沿所述异质界面去除所述第三衬底的部分，以形成所述第二衬底。20.根据权利要求19所述的方法，其中，在所述第三衬底内形成所述异质界面包括向所述第三衬底内注入掺杂剂。21.根据权利要求20所述的方法，其中，所述掺杂剂包括氢。22.根据权利要求14
‑
18中的任何一项所述的方法，其中，在所述存储器阵列结构之上形成所述第二衬底进一步包括：将复合衬底键合到所述存储器阵列结构上；以及去除所述复合衬底的部分，以形成所述第二衬底。23.根据权利要求22所述的方法，其中，所述复合衬底包括绝缘体上硅(SOI)衬底，所述绝缘体上硅(SOI)衬底包括单晶硅层、绝缘层和单晶硅衬底。24.根据权利要求23所述的方法，其中，去除所述复合衬底的部分以形成所述第二衬底进一步包括：
将处于所述单晶硅层以上的所述单晶硅衬底和所述绝缘层从所述复合衬底去除，以形成所述第二衬底。25.根据权利要求14
‑
24中的任何一项所述的方法，其中，形成与所述第二衬底接触的所述外围器件进一步包括：在所述第二衬底内形成晶体管，所述晶体管包括栅极结构、第一源极/漏极端子和第二源极/漏极端子。26.根据权利要求25所述的方法，进一步包括：形成穿过所述第二衬底的第一穿硅接触结构，其中，所述外围器件通过所述...

【专利技术属性】
技术研发人员：杨远程，周文犀，夏志良，刘威，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：