包括存储器导柱及包含氧化物材料的虚设导柱的电子装置，以及相关系统及方法制造方法及图纸

本发明专利技术涉及一种电子装置，其包括邻近于源极的下部及上部叠组。所述下部及上部叠组包括交错的导电材料及介电材料的阶层。所述下部及上部叠组中的存储器导柱经配置以可操作地耦合到所述源极。所述存储器导柱包括所述上部叠组中的接触插塞、所述下部及上部叠组中的单元膜，以及所述下部及上部叠组中的填充材料。所述上部叠组中的所述单元膜邻近于所述接触插塞且所述上部叠组中的所述填充材料邻近于所述接触插塞。虚设导柱在所述下部叠组及所述上部叠组的中心区中。所述虚设导柱包括所述上部叠组中的氧化物材料，所述氧化物材料接触所述接触插塞及所述填充材料。还公开了额外电子装置以及相关系统及方法。置以及相关系统及方法。置以及相关系统及方法。

【技术实现步骤摘要】
【国外来华专利技术】包括存储器导柱及包含氧化物材料的虚设导柱的电子装置，以及相关系统及方法
[0001]优先权主张
[0002]本申请案主张2020年7月23日申请的“包括存储器导柱及包含氧化物材料的虚设导柱的电子装置，以及相关系统及方法(ELECTRONIC DEVICES COMPRISING MEMORY PILLARS AND DUMMY PILLARS INCLUDING AN OXIDE MATERIAL，AND RELATED SYSTEMS AND METHODS)”的美国专利申请案第16/937,303号的申请日的权益。


[0003]本文中所公开的实施例涉及电子装置及电子装置制造。更特定地说，本公开的实施例涉及包含存储器导柱及虚设导柱的电子装置，其中虚设导柱包含氧化物材料，并且涉及相关系统及方法。

技术介绍

[0004]存储器装置为电子系统提供数据存储。快闪存储器装置为各种存储器装置类型中的一种，并且在现代计算机及其它电子装置中具有许多用途。常规快闪存储器装置包含具有以行及列布置的大量电荷存储装置(例如，存储器单元，例如非易失性存储器单元)的存储器阵列。在NAND架构类型的快闪存储器中，以列布置的存储器单元串联耦合，并且所述列的第一存储器单元耦合到数据线(例如，位线)。在三维NAND(3D NAND)存储器装置中，一种类型的竖直存储器装置不仅为以水平阵列按行及列方式布置的存储器单元，而且水平阵列的阶层彼此堆叠(例如，竖直地堆叠)以提供存储器单元的三维阵列。阶层包含交错的导电材料与绝缘(例如，介电)材料。导电材料充当用于存储器单元的例如存取线(例如，字线)的控制栅极。
[0005]随着存储器密度增大，3D NAND存储器装置包含两个叠组，其中每一叠组包含交错的导电材料及介电材料的阶层。竖直结构(例如，包含沟道区的存储器导柱)沿着存储器单元的竖直串延伸。串的漏极端邻近竖直结构(例如，存储器导柱)的顶部及底部中的一者，而所述串的源极端邻近导柱的顶部及底部中的另一者。漏极端可操作地连接到位线，而源极端可操作地连接到源极。串驱动器驱动存取线(例如，字线)电压以写入到竖直串的存储器单元或从所述存储器单元读取。3D NAND存储器装置还包含经配置以提供字线与装置的其它导电结构之间的电连接以使得存储器导柱的存储器单元可经选择以用于写入、读取及擦除操作的其它导电材料。
[0006]为了形成存储器导柱，下部叠组的阶层经图案化以形成导柱开口，并且单元膜及填充材料形成在导柱开口中。单元膜包含沟道材料及单元材料。上部叠组的阶层形成在下部叠组之上，并且开口形成在上部叠组的中心区中。上部叠组的中心区中的开口随后填充有氧化物材料。具有中心区中的氧化物材料的上部叠组的阶层接着经图案化以形成导柱开口，单元膜及填充材料形成在导柱开口中，并且接触插塞形成在单元膜及填充材料之上，从而产生延伸穿过上部叠组及下部叠组的存储器导柱。在氧化物材料在中心区的导柱中的情
况下，这些存储器导柱充当所谓的“虚设导柱”。然而，中心区中的虚设导柱与邻近存储器导柱相比展现更宽的临界尺寸(CD)，这造成中心区中的导柱扭转及椭圆度，并且导致存储器导柱的导柱
‑
导柱桥接及短路。

技术实现思路

[0007]公开一种电子装置，并且其包括邻近于源极的下部叠组及上部叠组。下部叠组及上部叠组中的每一者包括交错的导电材料及介电材料的阶层。下部叠组中及上部叠组中的存储器导柱经配置以可操作地耦合到源极。存储器导柱包括上部叠组中的接触插塞、下部叠组中及上部叠组中的单元膜，以及下部叠组中及上部叠组中的填充材料。上部叠组中的单元膜邻近于接触插塞且上部叠组中的填充材料邻近于接触插塞。虚设导柱在下部叠组及上部叠组的中心区中。虚设导柱包括上部叠组中的氧化物材料，氧化物材料接触接触插塞及填充材料。
[0008]公开另一电子装置，并且其包括电子装置的叠组中的存储器导柱及虚设导柱。存储器导柱经配置以可操作地耦合到源极。虚设导柱在叠组的中心区中且包括虚设导柱的上部部分中的氧化物材料。氧化物材料包括在中心区中的邻近虚设导柱之间延伸的大致上连续材料。
[0009]公开又一电子装置，并且其包括电子装置的叠组中的存储器导柱及虚设导柱。存储器导柱经配置以可操作地耦合到源极。虚设导柱在叠组的中心区中且包括氧化物材料、接触插塞，以及虚设导柱的上部部分中的填充材料。虚设导柱展现与存储器导柱的临界尺寸大致上相同的临界尺寸。
[0010]公开一种形成电子装置的方法。方法包括邻近于源极形成包括在交错的氮化物材料及介电材料的阶层中的下部导柱的下部叠组。包括交错的氮化物材料及介电材料的额外阶层的上部叠组经形成为邻近于下部叠组。导柱开口形成在上部叠组中且上部导柱形成在导柱开口中。上部导柱包括接触插塞、单元膜以及填充材料。接触插塞及填充材料的部分从上部叠组的中心区中的上部导柱去除以形成中心开口。氧化物材料形成在上部叠组的中心区的中心开口中。阶层及额外阶层的氮化物材料替换为导电材料。
[0011]公开一种系统，其包括输入装置、输出装置、处理器装置以及至少一个存储器装置。至少一个存储器装置可操作地耦合到处理器装置且包括至少一个存储器装置的叠组中的存储器导柱及虚设导柱。存储器导柱包括可操作地耦合到源极的接触插塞及单元膜。虚设导柱包括其上部部分中的氧化物材料且氧化物材料将虚设导柱的导电部分与源极隔离。
附图说明
[0012]图1为根据本公开的实施例的包含存储器导柱及虚设导柱的电子装置的截面视图；
[0013]图2为沿着A
‑
A线截取的图1的电子装置的自上而下视图；
[0014]图3到5为根据本公开的实施例的在形成电子装置的各个阶段处的电子结构的截面视图；
[0015]图6为在与图1的处理阶段类似的处理阶段处的包含存储器导柱及虚设导柱的常规电子装置的截面视图；
[0016]图7为沿着B
‑
B线截取的图6的常规电子装置的自上而下视图；
[0017]图8为根据本公开的实施例的包含一或多个电子装置的存储器阵列的框图；并且
[0018]图9为根据本公开的实施例的包含电子装置中的一或多者的系统的框图。
具体实施方式
[0019]公开包含多个叠组的电子装置(例如，设备、微电子装置、半导体装置、存储器装置)，其中导柱存在于电子装置的上部叠组及下部叠组中。导柱包含存储器导柱(例如，沟道导柱)及虚设导柱，其中存储器导柱在电子装置的阵列区中且虚设导柱在阵列区的中心区中。存储器导柱可操作地耦合(例如，电连接)到源极，并且虚设导柱包含将虚设导柱与源极电隔离的氧化物材料。存储器导柱形成在电子装置的下部及上部叠组中，并且氧化物材料在存储器导柱形成之后形成在上部叠组的中心区中，从而在中心区虚设导柱中形成存储器导柱。虚设导柱的氧化物材料用于将电子装置的一个子块(例如，存储器子块)与电子装置的另一(例如，邻近)子块电隔离。虚设导柱的氧化物材料形成在中心区中的中心开口(例如，狭缝)中且经配置为在中心区中的邻近虚本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种电子装置，其包括：下部叠组及上部叠组，其邻近于源极，所述下部叠组及所述上部叠组中的每一者包括交错的导电材料及介电材料的阶层；存储器导柱，其在所述下部叠组中及在所述上部叠组中，所述存储器导柱经配置以可操作地耦合到所述源极且包括：接触插塞，其在所述上部叠组中；单元膜，其在所述下部叠组中及在所述上部叠组中，所述上部叠组中的所述单元膜邻近于所述接触插塞；及填充材料，其在所述下部叠组中及在所述上部叠组中，所述上部叠组中的所述填充材料邻近于所述接触插塞；以及虚设导柱，其在所述下部叠组及所述上部叠组的中心区中，所述虚设导柱包括在所述上部叠组中的氧化物材料且所述氧化物材料接触所述接触插塞及所述填充材料。2.根据权利要求1所述的电子装置，其中所述存储器导柱延伸穿过所述上部叠组及所述下部叠组。3.根据权利要求1所述的电子装置，其中所述存储器导柱延伸穿过所述上部叠组、所述下部叠组且延伸到所述源极中。4.根据权利要求1所述的电子装置，其中所述虚设导柱的所述氧化物材料部分地延伸穿过所述上部叠组。5.根据权利要求1所述的电子装置，其中所述虚设导柱进一步包括额外接触插塞、额外单元膜，以及邻近于所述氧化物材料的额外填充材料。6.根据权利要求5所述的电子装置，其中所述虚设导柱的所述额外接触插塞及所述额外填充材料直接接触所述氧化物材料。7.根据权利要求5所述的电子装置，其中所述额外填充材料的侧壁倾斜。8.根据权利要求5所述的电子装置，其中所述额外填充材料的上部表面与所述单元膜的上部表面大致上共面。9.根据权利要求5所述的电子装置，其中所述虚设导柱的所述氧化物材料将所述额外接触插塞分离成两个部分。10.根据权利要求5所述的电子装置，其中所述虚设导柱的所述氧化物材料将所述额外填充材料分离成两个部分。11.根据权利要求1到10中任一权利要求所述的电子装置，其中所述阶层包括交错的钨材料及氧化硅材料。12.一种电子装置，其包括：存储器导柱，其在电子装置的叠组中，所述存储器导柱经配置以可操作地耦合到源极；以及虚设导柱，其在所述叠组的中心区中，所述虚设导柱包括在所述虚设导柱的上部部分中的氧化物材料且所述氧化物材料包括在所述中心区中的邻近虚设导柱之间延伸的大致上连续材料。13.根据权利要求12所述的电子装置，其中所述虚设导柱进一步包括接触插塞及填充材料，所述接触插塞及所述填充材料包括多个部分且每一部分在所述氧化物材料的相对表
面上。14.根据权利要求13所述的电子装置，其中所述氧化物材料在所述虚设导柱的邻近接触插塞之间连续地延伸。15.根据权利要求12到14中任一权利要求所述的电子装置，其中所述叠组包括邻近于所述源极的下部叠组及上部叠组，所述下部叠组及所述上部叠组中的每一者包括交错的导电材料及介电材料的阶层。16.根据权利要求12到14中任一权利要求所述的电子装置，其中所述氧化物材料将所述虚设导柱与所述源极电隔离。17.根据权利要求12到14中任一权利要求所述的电子装置，其中所述虚设导柱的临界尺寸与所述存储器导柱的临界尺寸大致上相同。18.一种电子装置，其包括：存储器导柱，其在电子装置的叠组中，所述存储器导柱经配置以可操作地耦合到源极；以及虚设导柱，其在所述叠组的中心区中，所述虚设导柱包括氧化物材料、接触插塞以及在所述虚设导柱的上部部分中的填充材料，并且所述虚设导柱展现与所述存储器导柱的临界尺寸大致上相同的临界尺寸。19.一种系统，其包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置及所述输出装置；以及至少一个存储器装置，其可操作地耦合到所述处理器...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：