一种实现高精度埋阻的方法及装置制造方法及图纸

技术编号:3720920 阅读:213 留言:0更新日期:2012-04-11 18:40
本发明专利技术公开了一种实现高精度埋阻的方法及装置,属于电子设备领域。所述方法包括:所述方法包括:蚀刻预设埋阻图形连接端子和非埋阻区域互连线路以外的导体层,得到埋阻长度方向的成形尺寸和非埋阻区域互连线路;测量所述埋阻长度方向的成形尺寸;根据所述测量的埋阻长度方向的成形尺寸计算修正的埋阻宽度方向的成形尺寸;根据所述修正的埋阻宽度方向的成形尺寸,蚀刻电阻层,得到成形的埋阻。本发明专利技术所述技术方案先蚀刻出埋阻长度方向的成形尺寸和非埋阻区域互连线路;再通过蚀刻埋阻宽度方向的成形尺寸,对蚀刻埋阻长度方向的成形尺寸造成的误差进行修正,从而有助于提高最终成形的埋阻的阻值精度,使埋阻加工工艺更容易控制。

【技术实现步骤摘要】

本专利技术涉及电子设备领域,特别涉及一种实现高精度埋阻的方法及装置。技术背景平面埋阻技术是采用常规的印制板减成法生产工艺,将电阻集成于多层印制板内。平面 埋阻技术以其高性能、低成本以及长期的稳定性成为电路设计中最为成熟的技术。平面埋阻 技术运用具有以下优势电气性能良好、埋阻密度较高、埋阻可靠性更好以及成本较低。埋 阻结构图如图1所示由三层材料构成铜箔层1 (也可以是其它导体层)、镍磷合金薄膜2 (也 可以是其它电阻层)和绝缘基材3。现有技术提供了一种利用传统PWB (Printed Wire Board,印刷线路板)曝光蚀刻工艺加 工埋阻的方法,该方法的具体流程如下第一、在铜箔层1涂上光致抗蚀剂4,利用曝光和显影技术得到复合图,如图2所示。第二、蚀刻复合图形以外的铜箔层l,然后蚀刻复合图形以外的镍磷合金薄膜2,清洗光 致抗蚀剂4,得到埋阻宽度方向的成形尺寸,依次如图3、图4和图5所示。第四、将埋阻长度掩膜5覆盖在复合图形上,如图6所示。第五,蚀刻不需要的铜箔层l,清洗埋阻长度掩膜5,得到埋阻长度方向的成形尺寸,从 而得到最终的埋阻,如图7和图8所示。在实现本专利技术过程中,专利本文档来自技高网...

【技术保护点】
一种实现高精度埋阻的方法,其特征在于,所述方法包括:    蚀刻预设埋阻图形连接端子和非埋阻区域互连线路以外的导体层,得到埋阻长度方向的成形尺寸和非埋阻区域互连线路;    测量所述埋阻长度方向的成形尺寸;    根据所述测量的埋阻长度方向的成形尺寸计算修正的埋阻宽度方向的成形尺寸;    根据所述修正的埋阻宽度方向的成形尺寸,蚀刻电阻层,得到成形的埋阻。

【技术特征摘要】

【专利技术属性】
技术研发人员:王洪利
申请(专利权)人:深圳华为通信技术有限公司
类型:发明
国别省市:94[中国|深圳]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术
  • 暂无相关专利