【技术实现步骤摘要】
用于半导体模块的模块衬底和半导体存储器模块
[0001]相关申请的交叉引用
[0002]本申请要求于2021年8月27日在韩国知识产权局(KIPO)递交的韩国专利申请No.10
‑
2021
‑
0113910的优先权，其全部内容通过引用合并于此。
[0003]示例实施例涉及用于半导体模块的衬底和包括该衬底的半导体存储器模块。更具体地，示例实施例涉及用于在其上安装多个不同的半导体存储器封装的衬底和包括该衬底的半导体存储器模块。
技术介绍
[0004]由于要求半导体存储器模块产品具有更高的规格，因此半导体产品中的信号密度增加。因此，发生了作为信号之间的干扰现象的串扰，并且信号失真，从而降低了产品特性。为了防止串扰，采用了最大限度地分离传输信号的导线之间的距离的方法，但是存在空间限制的问题。
技术实现思路
[0005]示例实施例提供了一种用于半导体模块的能够防止信号线之间的干扰的衬底。
[0006]示例实施例提供了一种包括衬底的半导体存储器模块。
[...
【技术保护点】
【技术特征摘要】
1.一种用于半导体模块的衬底，包括：多个绝缘层，以顺序堆叠的方式设置；N条信号线，分别传输N个信号，所述N条信号线具有至少部分地贯穿所述多个绝缘层的N个通孔，所述N个通孔在平面图中被布置为N边多边形；以及电容器元件，被配置为在所述N条信号线之间提供电容耦合，所述电容器元件具有第一耦合元件和第二耦合元件，所述第一耦合元件被配置为在所述N个通孔中彼此相邻的第一通孔和第二通孔之间提供电容耦合，所述第二耦合元件被配置为在所述N个通孔中彼此不相邻的第三通孔和第四通孔之间提供电容耦合，其中，所述第一耦合元件包括第一电容图案和第二电容图案，所述第一电容图案从所述第一通孔向所述第二通孔延伸，所述第二电容图案从所述第二通孔向所述第一通孔延伸，并且所述第二耦合元件包括第三电容图案和第四电容图案，所述第三电容图案从所述第三通孔向所述第四通孔延伸，所述第四电容图案从所述第四通孔向所述第三通孔延伸，其中，所述第一电容图案和所述第二电容图案设置在所述多个绝缘层的不同绝缘层中，并且所述第一电容图案的第一区域在所述平面图中与所述第二电容图案的第二区域重叠，并且其中，所述第三电容图案和所述第四电容图案设置在所述多个绝缘层的不同绝缘层中，并且所述第三电容图案的第三区域在所述平面图中与所述第四电容图案的第四区域重叠。2.根据权利要求1所述的用于半导体模块的衬底，其中，所述第一电容图案、所述第二电容图案、所述第三电容图案和所述第四电容图案在所述N边多边形的内侧延伸。3.根据权利要求1所述的用于半导体模块的衬底，其中，所述第一电容图案具有第一长度，并且所述第二电容图案具有不同于所述第一长度的第二长度。4.根据权利要求3所述的用于半导体模块的衬底，其中，所述第三电容图案具有不同于所述第一长度和所述第二长度的第三长度，并且所述第四电容图案具有不同于所述第一长度、所述第二长度和所述第三长度的第四长度。5.根据权利要求1所述的用于半导体模块的衬底，其中，所述第一电容图案具有第一宽度，并且所述第二电容图案具有与所述第一宽度不同的第二宽度。6.根据权利要求5所述的用于半导体模块的衬底，其中，所述第三电容图案具有不同于所述第一宽度和所述第二宽度的第三宽度，并且所述第四电容图案具有不同于所述第一宽度、所述第二宽度和所述第三宽度的第四宽度。7.根据权利要求1所述的用于半导体模块的衬底，其中，所述第一电容图案和所述第二电容图案分别在第一绝缘层中延伸，所述第三电容图案在第二绝缘层中延伸，并且所述第四电容图案在第三绝缘层中延伸。8.根据权利要求1所述的用于半导体模块的衬底，还包括：连接器，设置在所述多个绝缘层的一侧，并且被设置为连接到外部设备。9.根据权利要求1所述的用于半导体模块的衬底，其中，所述N边多边形是凸多边形。10.根据权利要求1所述的用于半导体模块的衬底，其中，所述N个通孔的数量在4至8的范围内。11.一种用于半导体模块的衬底，包括：
多个绝缘层，在竖直方向上顺序地布置；N条信号线，分别传输N个信号，所述N条信号线具有N个通孔，所述N个通孔至少部分地贯穿所述多个绝缘层，并且在平面图中被布置为N边多边形，N是大于3的自然数；以及至少一个电容器元件，具有第一电容图案和第二电容图案，所述第一电容图案从所述N个通孔中的第一通孔沿第一水平方向延伸，所述第二电容图案从所述N个通孔...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。