芯片功能验证系统、方法、存储介质及处理器技术方案

本发明专利技术实施例提供一种芯片功能验证系统、方法、存储介质及处理器，属于芯片测试技术领域。所述芯片功能验证系统包括：一个或多个分布式处理器，分别位于一个或多个测试位处，且分别被配置有被测芯片接口，用于测试经由该被测芯片接口接入的被测试芯片的功能；主控处理器，经由第一CAN总线与所述一个或多个分布式处理器相连，用于经由该第一CAN总线发送控制所述一个或多个分布式处理器执行测试的指令以及接收并汇总各分布式处理器发送的测试结果。本发明专利技术的芯片功能验证系统可以支持多芯片并行测试，且能够有效消除测试指令和测试信号的传输时延。的传输时延。的传输时延。

【技术实现步骤摘要】
芯片功能验证系统、方法、存储介质及处理器


[0001]本专利技术涉及芯片测试
，具体地涉及一种芯片功能验证系统、方法、存储介质及处理器。

技术介绍

[0002]随着集成电路设计规模越来越大，复杂度越来越高，相应的验证方法学也随之越来越丰富，出现了各种各样的存储芯片专用测试系统。现有的芯片功能测试系统，尤其是存储芯片的测试系统，主要采用专用的测试板卡提供测试输入信号，并通过芯片输出信号的采集确认芯片功能是否正常。对于多芯片测试，为减少测试系统连线，采用测试信号复用的技术进行芯片轮询测试。
[0003]本申请专利技术人在实现本专利技术的过程中发现，现有的芯片功能测试系统主要存在两个技术问题。一是芯片的并行测试能力不足，不能支持多芯片并行测试；二是功能测试覆盖不足，由于测试系统输出驱动信号端口离被测芯片具有一定的距离，测试信号时钟信号发出后到达芯片输入端口存在延时t1,芯片输出数据到达测试系统输入端口存在延时t2，在高速通信时t1和t2两者累加有可能导致测试系统采样时刻读取的数据不是芯片输出的有效数据，进而会导致测试误报失败。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片功能验证系统，包括：一个或多个分布式处理器，分别位于一个或多个测试位处，且分别被配置有被测芯片接口，用于测试经由该被测芯片接口接入的被测试芯片的功能；以及主控处理器，经由第一CAN总线与所述一个或多个分布式处理器相连，用于经由该第一CAN总线发送控制所述一个或多个分布式处理器执行测试的指令以及接收并汇总各分布式处理器发送的测试结果。2.根据权利要求1所述的系统，其特征在于，所述分布式处理器还配置有触摸按键，各分布式处理器根据该分布式处理器的触摸按键被触发的顺序而被编号。3.根据权利要求2所述的系统，其特征在于，所述主控处理器通过所述第一CAN总线对完成编号的任意指定的测试位的分布式处理器发送单独的控制信号。4.根据权利要求2所述的系统，其特征在于，所述分布式处理器还配置有指示灯，所述指示灯用于指示对应的分布式处理器的工作状态。5.根据权利要求4所述的系统，其特征在于，所述各分布式处理器根据该分布式处理器的触摸按键被触发的顺序而被编号，包括：所述主控处理器通过所述第一CAN总线发送编号开始指令；各个分布式处理器收到所述开始指令后点亮对应的指示灯；以及分布式处理器在配置的触摸按键被触发后熄灭对应的指示灯，并向所述第一CAN总线发送自身的编号，其中，每个分布式处理器发送的自身的编号能够被所述主控处理器和每个其他分布式处理器接收到；所述自身的编号根据预定的规则和/或接收到的前一个编号计算得到。6.根据权利要求1所述的系统，其特征在于，还包括第二CAN总线，所述主控处理器能够与任意一个所述分布式处理器独享所述第二CAN总线，以进行详细测试的数据交互。7.根据权利要求6所述的系统，其特征在于，所述主控处理器能够通过所述第一CAN总线和所述第二CAN总线升级所有的分布式处理器的测试程序；所述升级所有的分布式处理器的测试程序包括：通过所述第一CAN总线发送升级指令；通过所述第二CAN总线依次广播各个升级数据包，直至所有的分布式处理器均完整接收到升级程序所需的所有的升级数据包；以及通过所述第一CAN总线发布升级执行命令，其中，所述第二CAN总线每次广播完一个升级数据包后，所述主控处理器等待所有的分布式处理器通过所述第一CAN总线反馈的确认信号后，所述主控处理器继续通过所述第二CAN总线广播下一个升级数据包。8.一种芯片功能验证方法，该方法用于一种芯片功能验证系统中的主控处...

【专利技术属性】
技术研发人员：符艳军，潘成，郑利斌，付振，钟明琛，单书珊，鲁鹏，
申请(专利权)人：北京芯可鉴科技有限公司，
类型：发明
国别省市：