半导体纳米通孔制作量测方法技术

本申请涉及半导体制造量测技术领域，公开了一种半导体纳米通孔制作量测方法，包括：提供一个衬底，在衬底上形成底层基础区，底层基础区包括互连铜线和用于隔离互连铜线的介电层；在底层基础区上依次沉积扩散阻挡层、低K介质层和硬掩膜层；刻蚀硬掩膜层和低K介质层并在低K介质层形成位置与互连铜线相对应的图形沟槽；在图形沟槽内依次贯穿低K介质层、扩散阻挡层和介电层，直至在互连铜线形成目标开口，贯穿后的低K介质层、扩散阻挡层和介电层与目标开口构成纳米通孔；通过扫描电子显微镜捕捉纳米通孔关键尺寸的背散射电子并生成关键尺寸量测数据。本申请提高了纳米通孔关键尺寸的量测精准性，提高了半导体器件的生产制造质量。量。量。

【技术实现步骤摘要】
半导体纳米通孔制作量测方法


[0001]本申请涉半导体制造量测
，具体涉及一种半导体纳米通孔制作量测方法。

技术介绍

[0002]在半导体制造工艺中，量测是监控半导体制造工艺稳定性的重要步骤，其关乎半导体器件的生产制造质量和效率，通常包括关键尺寸、薄膜厚度、工艺深度和套刻精度等量测，量测中的关键尺寸按照制造工艺可分为光刻工艺的关键尺寸和蚀刻工艺的关键尺寸，量测中的关键尺寸按照类型可分为线和孔的关键尺寸，线的关键尺寸比如有源区或多晶硅栅，孔的关键尺寸比如接触孔或通孔工艺。现有技术中线和孔的关键尺寸量测是通过检测二次电子信号强弱来识别线或孔的关键尺寸，通孔工艺在半导体金属互连技术中是为了淀积金属导电材料连接不同的器件，将外部电信号传输到芯片内部不同的部位，在纳米级的通孔工艺中，半导体行业选用电阻率更小的铜作为金属导电材料，降低延时，而铜材料不像现有铝材料的通孔刻蚀工艺简单，其微米或深亚微米级的通孔结构形貌不太规则并且不太稳定，且通孔刻蚀的铜线部分会产生损失，这导致通孔的关键尺寸量测不稳定。

技术实现思路

[0003]本申请提供一种半导体纳米通孔制作量测方法，以提高纳米通孔的生产制造质量，提高纳米通孔关键尺寸的量测精准性。
[0004]为实现以上专利技术目的，采用的技术方案为：一种半导体纳米通孔制作量测方法，包括：提供一个衬底，在所述衬底上形成底层基础区，所述底层基础区包括互连铜线和用于隔离所述互连铜线的介电层；在所述底层基础区上依次沉积扩散阻挡层、低K介质层和硬掩膜层；依次刻蚀所述硬掩膜层和所述低K介质层，并在所述低K介质层形成位置与所述互连铜线相对应的图形沟槽；在所述图形沟槽内依次贯穿所述低K介质层、所述扩散阻挡层和所述介电层，直至在所述互连铜线形成目标开口，贯穿后的所述低K介质层、所述扩散阻挡层和所述介电层与所述目标开口构成纳米通孔；通过扫描电子显微镜捕捉所述纳米通孔关键尺寸的背散射电子并生成关键尺寸量测数据。
[0005]本申请进一步设置为：所述通过扫描电子显微镜捕捉所述纳米通孔关键尺寸的背散射电子并生成关键尺寸量测数据，具体包括：捕捉所述目标开口的背散射电子并生成所述目标开口的量测数据；判断所述目标开口的量测数据是否在预设的规格数值内；若所述目标开口的量测数据在所述预设的规格数值内，则生成所述关键尺寸量测数据。
[0006]本申请进一步设置为：所述规格数值为所述目标开口的量测数据与TEM结果数据的方差值。
[0007]本申请进一步设置为：所述方差值≤ 2.06nm。
[0008]本申请进一步设置为：所述扩散阻挡层的形成材料为SiCN，所述低K介质层的形成
材料为SiOCH。
[0009]本申请进一步设置为：所述衬底的形成材料包括单晶硅、多晶硅、非晶硅、掺杂硅或SiGe中的一种或多种。
[0010]本申请进一步设置为：所述依次刻蚀所述硬掩膜层和所述低K介质层并形成位置与所述互连铜线相对应的图形沟槽，具体包括：在所述硬掩膜层上涂履第一光刻胶层并进行软烘；通过第一掩膜板针对所述第一光刻胶层进行曝光并显影，使所述第一掩膜板的一次图形转移至所述第一光刻胶层；基于所述第一光刻胶层的一次图形刻蚀所述硬掩膜层形成初始沟槽；在所述初始沟槽和所述硬掩膜层上涂履第二光刻胶层并进行软烘；通过第二掩膜板针对所述第二光刻胶层进行曝光并显影，使所述第二掩膜板的二次图形转移至所述第二光刻胶层；基于所述第二光刻胶层的二次图形刻蚀所述低K介质层，并在所述低K介质层形成位置与所述互连铜线相对应的图形沟槽。
[0011]本申请进一步设置为：所述基于所述第二光刻胶层的二次图形刻蚀所述低K介质层，并在所述低K介质层形成位置与所述互连铜线相对应的图形沟槽，具体包括：以所述第二光刻胶层为掩模对所述低K介质层刻蚀形成开口沟槽；去除所述初始沟槽和所述硬掩膜层上的所述第二光刻胶层；以所述硬掩膜层为掩膜对所述低K介质层刻蚀形成所述图形沟槽。
[0012]本申请进一步设置为：在所述图形沟槽内沿所述开口沟槽依次贯穿所述低K介质层、所述扩散阻挡层和所述介电层，直至在所述互连铜线形成目标开口。
[0013]本申请进一步设置为：所述介电层的形成材料为SiO2，所述硬掩膜层的形成材料为TiN。
[0014]综上所述，与现有技术相比，本申请公开了一种半导体纳米通孔制作量测方法，包括在衬底上形成具有介电层和互连铜线的底层基础区，并在底层基础区上依次沉积扩散阻挡层、低K介质层和硬掩膜层，通过刻蚀硬掩膜层和低K介质层形成图形沟槽，并在图形沟槽内依次贯穿低K介质层、扩散阻挡层和介电层直至互连铜线，以构成纳米通孔，通过捕捉纳米通孔关键尺寸的背散射电子实现对纳米通孔的精准量测。提高了纳米通孔的生产制造质量，提高纳米通孔关键尺寸的量测精准性。
附图说明
[0015]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0016]图1是本实施例半导体纳米通孔制作量测方法的工艺流程图；图2a
‑
图2h是本实施例半导体纳米通孔制作量测方法各流程中的器件结构图；图3是本实施例半导体纳米通孔制作量测方法的关键尺寸量测实物图；图4是本实施例提供的二次电子量测、TEM量测和背散射电子量测的试验对比实物图；图5是本实施例提供的二次电子量测和背散射电子量测的试验对比数据图。
具体实施方式
[0017]这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
[0018]需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。
[0019]应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
[0020]在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或者“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”、“部件”或者“单元”可以混合地使用。
[0021]在本申请的描述中，需要说明的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体纳米通孔制作量测方法，其特征在于，包括：提供一个衬底，在所述衬底上形成底层基础区，所述底层基础区包括互连铜线和用于隔离所述互连铜线的介电层；在所述底层基础区上依次沉积扩散阻挡层、低K介质层和硬掩膜层；依次刻蚀所述硬掩膜层和所述低K介质层，并在所述低K介质层形成位置与所述互连铜线相对应的图形沟槽；在所述图形沟槽内依次贯穿所述低K介质层、所述扩散阻挡层和所述介电层，直至在所述互连铜线形成目标开口，贯穿后的所述低K介质层、所述扩散阻挡层和所述介电层与所述目标开口构成纳米通孔；通过扫描电子显微镜捕捉所述纳米通孔关键尺寸的背散射电子并生成关键尺寸量测数据。2.如权利要求1所述的半导体纳米通孔制作量测方法，其特征在于，所述通过扫描电子显微镜捕捉所述纳米通孔关键尺寸的背散射电子并生成关键尺寸量测数据，具体包括：捕捉所述目标开口的背散射电子并生成所述目标开口的量测数据；判断所述目标开口的量测数据是否在预设的规格数值内；若所述目标开口的量测数据在所述预设的规格数值内，则生成所述关键尺寸量测数据。3.如权利要求2所述的半导体纳米通孔制作量测方法，其特征在于，所述预设的规格数值为所述目标开口的量测数据与TEM结果数据的方差值。4.如权利要求2所述的半导体纳米通孔制作量测方法，其特征在于，所述方差值≤ 2.06nm。5.如权利要求1所述的半导体纳米通孔制作量测方法，其特征在于，所述扩散阻挡层的形成材料为SiCN，所述低K介质层的形成材料为SiOCH。6.如权利要求1所述的半导体纳米通孔制作量测方法，其特征在于，所述衬底的形成材料包括单晶硅、多...

【专利技术属性】
技术研发人员：黄有任，贺琴，
申请(专利权)人：广州粤芯半导体技术有限公司，
类型：发明
国别省市：