非易失性存储器及其数据读取方法、计算机系统技术方案

本公开提供了非易失性存储器及其数据读取方法、计算机系统。其中用于非易失性存储器的数据读取方法包括：仅基于第一操作信号中的第一命令子序列，将非易失性存储器配置成连续读模式，其中连续读模式用于允许非易失性存储器连续执行多个数据读取周期。该方法还包括在非易失性存储器被配置成连续读模式之后，执行一个或多个数据读取周期，直到接收到第二命令子序列，其中第二命令子序列不同于所述第一命令子序列。本公开提供的数据读取方法提高NOR闪存的读取操作效率。闪存的读取操作效率。闪存的读取操作效率。

【技术实现步骤摘要】
非易失性存储器及其数据读取方法、计算机系统


[0001]本申请涉及半导体存储器领域，具体地，涉及一种非易失性存储器的数据读取技术。

技术介绍

[0002]半导体存储器设备一般可以被分类为易失性(volatile)存储器和非易失性(NV：Non
‑
Volatile)存储器。易失性存储器(诸如DRAM、SRAM等)在缺乏所施加的电力的情况下会丢失存储的数据。相反，非易失性存储器(诸如EEPROM、EAROM、PROM、EPROM、NAND闪存、NOR闪存等)能够在缺乏所施加的电力的情况下保持存储的数据。随着可携带电子产品(例如个人计算机、智能手机、数码相机、多媒体播放设备等等)的发展，对非易失性存储器的需求越来越大，对其性能的要求也越来越高。
[0003]在非易失性存储器中，有读取/编程/擦除三种基本操作。闪存(诸如，NAND闪存或NOR闪存)作为非易失性存储器被广泛使用。传统的NOR闪存提供了连续读模式，以便提高读取操作的效率。
[0004]以下以图1为例，示意性地描述现有的数据读取方法。
[0005]图1例示了在现有的数据读取方法的执行期间NOR闪存的各引脚的信号输入和输出。如图1所示，CS#(chip select)引脚是芯片选择引脚。当向CS#引脚输入低电压时，选中当前的NOR闪存，这时对NOR闪存的其它引脚(例如，SCLK引脚、IO引脚等)的输入是有效的。换句话说，当在CS#引脚处接收到低电压时，激活NOR闪存。而当向CS#引脚输入高电压时，不选中当前的NOR闪存，这时对NOR闪存的其它引脚的输入是完全无效的。换句话说，当在CS#引脚处接收到高电压时，禁用NOR闪存，这时在NOR闪存的其它引脚处接收到的信号是无效信号。参见图1，SCLK(Serial Clock)引脚是串行时钟引脚，该引脚可用于接收时钟信号。IO(Input Output)引脚是输入输出引脚(也可称为传输引脚)，传输引脚可以用于以下项中的至少一项：接收信号(例如，读信号、写信号、编程信号、擦除信号等操作信号，其中读信号可以包括例如以下结合图1所述的命令子序列、地址子序列、模式子序列、冗余子序列等)，以及输出信号(例如，以下结合图1所述的在NOR闪存的存储单元中存储的数据)。在图1中，示出了4个IO引脚，包括IO0、IO1、IO2和IO3。
[0006]如图1所示，在NOR闪存执行数据读取方法期间，当在CS#引脚处接收到低电压时，选中(即激活)当前的NOR闪存，这时在SCLK引脚处接收到的时钟信号是有效的。如图1所示，当在8个SCLK信号(即SCLK信号0
‑
7)时段内在IO0引脚处接收到命令子序列(例如，EBH)时，可以开始NOR闪存的第一个数据读取周期。如图1所示，在NOR闪存的第一个数据读取周期内，NOR闪存在SCLK信号8
‑
13时段内在IO0引脚、IO1引脚、IO2引脚和IO3引脚处接收到地址子序列A23
‑
0，并且在接下来的SCLK信号14
‑
19时段内在IO0引脚、IO1引脚、IO2引脚和IO3引脚处接收到冗余子序列，其中如图1所示，该冗余子序列可以包括模式子序列M7
‑
0。在冗余子序列结束之后，在SCLK信号20
‑
21时段内，可从IO0引脚、IO1引脚、IO2引脚和IO3引脚输出地址子序列A23
‑
0所指示的NOR闪存存储单元中存储的数据D1。至此，可以完成NOR闪存的第
一个数据读取周期。其中，在SCLK信号14
‑
15时段内在IO0引脚、IO1引脚、IO2引脚和IO3引脚处接收到的模式子序列M7
‑
0中，M5
‑
4被配置为(1，0)。具有被配置为(1，0)的M5
‑
4的模式子序列M7
‑
0中可用于启动NOR闪存的连续读模式。当NOR闪存处于连续读模式中时，在第二个数据读取周期期间，只要NOR闪存接收到地址子序列A23
‑
0，就可输出地址子序列A23
‑
0所指示的NOR闪存存储单元中存储的数据，而不再要求接收到命令子序列(例如，EBH)。在第二个数据读取周期中，如果在地址子序列A23
‑
0之后接收到其中M5
‑
4被配置为(1，0)的模式子序列M7
‑
0，则可以将NOR闪存维持在连续读模式中；但如果在地址子序列A23
‑
0之后接收到M5
‑
4不被配置为(1，0)的模式子序列M7
‑
0，则可以将NOR闪存退出连续读模式，以执行其他操作，例如编程操作、擦除操作等。在一些其他情况下，当NOR闪存正处于连续读模式中时，如果在IO引脚处接收到指示退出连续读模式的信号(例如，软件重置(Soft Reset)信号)，则可以将NOR闪存退出连续读模式，以执行其他操作，例如编程操作、擦除操作。
[0007]当退出连续读模式后希望再次启动NOR闪存的连续读模式时，要求如上所述地再次接收到命令子序列(例如，EBH)、地址子序列A23
‑
0、以及其中M5
‑
4被配置为(1，0)的模式子序列M7
‑
0。可见，无论是将NOR闪存维持在连续读模式中，还是退出后希望再次启动NOR闪存的连续读模式，都需要花费时间接收其中M5
‑
4被配置为(1，0)的模式子序列M7
‑
0。这降低了NOR闪存的读取操作效率。
[0008]因此，期望提出一种技术方案，用以提高NOR闪存的读取操作效率。

技术实现思路

[0009]本专利技术所提出的技术方案旨在解决以上所述的对NOR闪存的读取操作效率较低的问题。
[0010]在本专利技术的一个方面，提供了一种用于非易失性存储器的数据读取方法，包括：仅基于第一操作信号中的第一命令子序列，将所述非易失性存储器配置成连续读模式，其中所述连续读模式用于允许所述非易失性存储器连续执行多个数据读取周期；和在所述非易失性存储器被配置成所述连续读模式之后，执行一个或多个数据读取周期，直到接收到第二命令子序列，其中所述第二命令子序列不同于所述第一命令子序列。
[0011]在本专利技术的一个方面的至少一实施例中，所述数据读取方法还包括：接收所述第一操作信号，所述第一操作信号至少包括第一命令子序列；响应于接收到所述第一命令子序列，判断所述第一命令子序列是否指示进入所述连续读模式；和响应于确定所述第一命令子序列指示进入所述连续读模式，而将所述非易失性存储器配置成所述连续读模式。
[0012]在本专利技术的一个方面的至少一实施例中，所述数据读取方法还包括：接收第二操作信号，所述第二操作信号至少包括所述第二命令子序列；响应于接收到所述第二命令子序列，判断所述第二命令子序列是否指示退出所述连续读模式；响应于确定接收到的第二命令子序列指示退出所述连续读模式，而判本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于非易失性存储器的数据读取方法，包括：仅基于第一操作信号中的第一命令子序列，将所述非易失性存储器配置成连续读模式，其中所述连续读模式用于允许所述非易失性存储器连续执行多个数据读取周期；和在所述非易失性存储器被配置成所述连续读模式之后，执行一个或多个数据读取周期，直到接收到第二命令子序列，其中所述第二命令子序列不同于所述第一命令子序列。2.如权利要求1所述的数据读取方法，其特征在于，还包括：接收所述第一操作信号，所述第一操作信号至少包括第一命令子序列；响应于接收到所述第一命令子序列，判断所述第一命令子序列是否指示进入所述连续读模式；和响应于确定所述第一命令子序列指示进入所述连续读模式，而将所述非易失性存储器配置成所述连续读模式。3.如权利要求2所述的数据读取方法，其特征在于，还包括：接收第二操作信号，所述第二操作信号至少包括所述第二命令子序列；响应于接收到所述第二命令子序列，判断所述第二命令子序列是否指示退出所述连续读模式；响应于确定接收到的第二命令子序列指示退出所述连续读模式，而判断所述第二命令子序列是否是在连续读模式期间接收到的；以及响应于确定所述第二命令子序列是在连续读模式期间接收到的，使所述非易失性存储器退出所述连续读模式。4.如权利要求2所述的数据读取方法，其特征在于，所述非易失性存储器包括一个或多个存储单元，每一个存储单元具有对应的存储地址，并且接收所述第一操作信号包括：在每个数据读取周期期间，接收第一地址子序列，所述第一地址子序列指示与其相对应的第一存储地址；并且所述数据读取方法还包括：在每个数据读取周期期间，输出所述非易失性存储器的第一存储单元中的数据，其中所述第一存储单元具有所述第一存储地址；以及在至少一个数据读取周期期间，输出所述非易失性存储器的第二存储单元中的数据，其中所述第二存储单元是紧接在所述第一存储单元之后的存储单元。5.如权利要求1
‑
4中任一项所述的数据读取方法，其特...

【专利技术属性】
技术研发人员：王潇潇，
申请(专利权)人：东芯半导体股份有限公司，
类型：发明
国别省市：