半导体装置制造方法及图纸

实施方式提供一种能够缩小芯片尺寸的半导体装置。实施方式的半导体装置(1)具有元件形成区域和设置在包围元件形成区域的外缘部的至少一部分上的边缘密封件(3)。边缘密封件(3)具有设置在包围元件形成区域的外缘部的至少一部分上的导电层(M21)、以及设置在包围元件形成区域的外缘部的至少一部分上的导电层(M22)。导电层(M21)形成为能够供给与导电层(M22)不同的电位，从而在对导电层(M22)施加了规定的电位(VSS)时，在导电层(M21)与导电层(M22)之间形成电容。(M22)之间形成电容。(M22)之间形成电容。

【技术实现步骤摘要】
半导体装置
相关申请
[0001]本申请享有以日本专利申请2021
‑
150513(申请日：2021年9月15日)为基础申请的优先权。本申请通过参考该基础申请而包含基础申请的全部内容。


[0002]本专利技术的实施方式涉及半导体装置。

技术介绍

[0003]半导体装置具有电容元件。半导体装置要求缩小芯片尺寸。

技术实现思路

[0004]实施方式提供一种能够缩小芯片尺寸的半导体装置。
[0005]实施方式的半导体装置具有元件形成区域和设置在包围所述元件形成区域的外缘部的至少一部分上的边缘密封件，所述边缘密封件具有：具有第一导电层的第一层叠体、以及具有第二导电层的第二层叠体，所述第一导电层被供给第一电位，所述第二导电层被供给与所述第一电位不同的第二电位，所述第一导电层与所述第二导电层相对。
附图说明
[0006]图1是实施方式的半导体装置的半导体芯片的俯视图。图2是用于说明使用实施方式的半导体芯片的存储系统的构成的框图。图3是示出实施方式所涉及的半导体芯片的输入输出控制电路的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，具有：元件形成区域；以及边缘密封件，其设置在包围所述元件形成区域的外缘部的至少一部分上，所述边缘密封件具有：第一层叠体，其具有第一导电层；以及第二层叠体，其具有第二导电层，所述第一导电层被供给第一电位，所述第二导电层被供给与所述第一电位不同的第二电位，所述第一导电层与所述第二导电层相对。2.根据权利要求1所述的半导体装置，其中，所述第一导电层相对于所述第二导电层设置在所述元件形成区域侧，所述第一电位高于所述第二电位。3.根据权利要求1所述的半导体装置，其中，所述第一电位是电源电压VCC，所述第二电位是电源电压VSS。4.根据权利要求1所述的半导体装置，其中，所述第一电位是电源电压VPP，所述第二电位是电源电压VSS。5.根据权利要求1所述的半导体装置，其中，所述第一层叠体具有与所述第一导电层电连接的第三导电层，所述第二层叠体具有与所述第二导电层电连接的第四导电层，所述第三导电层与所述第四导电层相对。6.根据权利要求1所述的半导体装置，其中，从与所述半导体装置的所述元件形成区域正交的方向观察时，所述第一导电层...

【专利技术属性】
技术研发人员：的场贤一，鹤户孝博，高桥好明，水田阳一，岛村良文，小泽贯，小崎琢弥，中尾钢治，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：