半导体存储装置制造方法及图纸

技术编号:36817881 阅读:26 留言:0更新日期:2023-03-12 00:36
实施方式抑制半导体存储装置的成品率的降低。实施方式的半导体存储装置具备:沿第一方向以基板、第一导电体层、第二导电体层的顺序排列且彼此分离地设置的基板、第一导电体层及第二导电体层;第一半导体膜,沿所述第一方向延伸而与所述第一导电体层相交,与所述第二导电体层相接;以及第一电荷储存膜,设置于所述第一半导体膜与所述第一导电体层之间,与所述第二导电体层相接,所述第一半导体膜在与所述第一导电体层相同的高度处含有由n型半导体构成的部分。构成的部分。构成的部分。

【技术实现步骤摘要】
半导体存储装置
相关申请本申请享受2021年09月06日提交的日本专利申请第2021

144829号为基础申请的优先权。本申请通过参照该基础申请而包括基础申请的全部内容。


[0001]实施方式涉及半导体存储装置。

技术介绍

[0002]作为能够非易失地存储数据的半导体存储装置,已知有NAND闪速存储器。在该NAND闪速存储器这样的半导体存储装置中,为高集成化、大容量化而采用三维的存储器构造。

技术实现思路

[0003]实施方式抑制半导体存储装置的成品率的降低。
[0004]实施方式的半导体存储装置具备:沿第一方向按照基板、第一导电体层、第二导电体层的顺序排列且彼此分离地设置的基板、第一导电体层及第二导电体层;第一半导体膜,沿上述第一方向延伸而与上述第一导电体层相交,与上述第二导电体层相接;以及第一电荷储存膜,设置于上述第一半导体膜与上述第一导电体层之间,与上述第二导电体层相接,上述第一半导体膜在与上述第一导电体层相同的高度处含有由n型半导体构成的部分。
附图说明r/>[0005]图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储装置,其具备:沿第一方向以基板、第一导电体层、第二导电体层的顺序排列且彼此分离地设置的基板、第一导电体层及第二导电体层;第一半导体膜,沿所述第一方向延伸而与所述第一导电体层相交,与所述第二导电体层相接;以及第一电荷储存膜,设置于所述第一半导体膜与所述第一导电体层之间,与所述第二导电体层相接,所述第一半导体膜在与所述第一导电体层相同的高度处包含由n型半导体构成的部分。2.根据权利要求1所述的半导体存储装置,其中,所述半导体存储装置还包括第三导电体层,其在沿着所述第一方向的所述基板与所述第一导电体层之间,与所述基板及所述第一导电体层彼此分离地设置,与所述第一半导体膜及所述第一电荷储存膜相交,与所述第三导电体层相同的高度处的所述第一半导体膜的杂...

【专利技术属性】
技术研发人员:坂田晃一荒井伸也桥本晋美浓明良冈田俊祐中塚圭祐
申请(专利权)人:铠侠股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1