微电子装置以及相关存储器装置和电子系统制造方法及图纸

本申请涉及微电子装置、存储器装置和电子系统。微电子装置包括堆叠结构、第一数字线、第二数字线和多路复用器装置。所述堆叠结构包括：存取线区，其包括导电结构的下部群组；以及选择栅极区，其上覆于所述存取线区且包括导电结构的上部群组。所述第一数字线耦合到存储器单元串，且所述第二数字线耦合到额外存储器单元串。所述第二数字线在第一方向上从所述第一数字线水平偏移且在第二方向上与所述第一数字线大体上水平对准。所述多路复用器装置耦合到页缓冲器装置、所述第一数字线和所述第二数字线。所述多路复用器装置包括与导电结构的所述上部群组电连通的晶体管。述上部群组电连通的晶体管。述上部群组电连通的晶体管。

【技术实现步骤摘要】
微电子装置以及相关存储器装置和电子系统
[0001]优先权要求
[0002]本申请要求2021年9月1日提交的第63/260,804号美国临时专利申请和2021年10月13日提交的第17/450,729号美国专利申请的申请日的权益，以上申请中的每一个的公开内容以全文引用的方式并入本文中。


[0003]在各种实施例中，本公开大体上涉及微电子装置设计和制造的领域。更特定来说，本公开涉及形成微电子装置的方法和相关微电子装置、存储器装置和电子系统。

技术介绍

[0004]微电子装置设计者通常希望通过减小个别特征的尺寸且通过减小相邻特征之间的分隔距离来增大微电子装置内的特征的集成度或密度。此外，微电子装置设计者通常希望设计出不仅紧凑而且提供性能优点的架构，以及简化的、制造起来更容易且更便宜的设计。
[0005]微电子装置的一个实例是存储器装置。存储器装置一般被提供为计算机或其它电子装置中的内部集成电路。存在许多类型的存储器装置，包含(但不限于)非易失性存储器装置(例如，NAND快闪存储器装置)。增大非易失性存储器装置中的存储器密度的一种方式为利用竖直存储器阵列(也称为“三维(3D)存储器阵列”)架构。常规竖直存储器阵列包含存储器单元串，其竖直地延伸穿过包含导电结构和绝缘材料的层次的堆叠结构。每一存储器单元串可包含串联耦合到竖直堆叠的存储器单元的串联组合的至少一个选择装置。相比于具有常规平面(例如，二维(2D))晶体管布置的结构，此配置准许通过在裸片上朝上(例如，竖直)构建阵列来使更多数目的切换装置(例如，晶体管)位于裸片区域的单元(即，所消耗的有源表面的长度和宽度)中。
[0006]在包含竖直存储器阵列的常规非易失性存储器装置(例如，常规3D NAND快闪存储器装置)中，数字线(例如，位线、数据线)耦合到竖直存储器阵列的存储器单元串，且紧靠竖直存储器阵列的边缘提供开口以容纳用于数字线中的每一个的数字线接触件。数字线接触件将数字线电连接到逻辑电路系统以促进对竖直存储器阵列的存储器单元串的操作(例如，读取操作、编程操作、擦除操作)。然而，数字线和逻辑电路系统的常规配置会妨碍非易失性存储器装置的性能(例如，数据传送速率、功率消耗)的改进，和/或会阻碍非易失性存储器装置的特征的大小(例如，水平占据面积)的减少。

技术实现思路

[0007]在一些实施例中，微电子装置包括堆叠结构、第一数字线、第二数字线和多路复用器装置。堆叠结构包含导电结构和与导电结构竖直交替的绝缘结构。堆叠结构包括：存取线区，其包括导电结构的下部群组；以及选择栅极区，其上覆于存取线区且包括导电结构的上部群组。第一数字线竖直地上覆于堆叠结构且耦合到竖直地延伸穿过堆叠结构的存储器单
元串。第二数字线竖直地上覆于堆叠结构且耦合到竖直地延伸穿过堆叠结构的额外存储器单元串。第二数字线在第一方向上从第一数字线水平偏移且在正交于第一方向的第二方向上与第一数字线大体上水平对准。所述多路复用器装置耦合到页缓冲器装置、所述第一数字线和所述第二数字线。多路复用器装置包括与堆叠结构的选择栅极区内的导电结构的上部群组电连通的晶体管。
[0008]在额外实施例中，微电子装置包括第一存储器阵列区、第一数字线、第二存储器阵列区、第二数字线、额外区和页缓冲器装置。第一存储器阵列区包括第一竖直延伸的存储器单元串。第一数字线耦合到第一竖直延伸的存储器单元串。第二存储器阵列区包括第二竖直延伸的存储器单元串。第二数字线耦合到第二竖直延伸的存储器单元串。额外区水平插入于第一存储器阵列区与第二存储器阵列区之间且包括耦合到第一数字线和第二数字线的多路复用器装置。多路复用器装置中的每一个包括竖直地延伸穿过选择栅极结构的柱结构，以及位于柱结构上且耦合到第一数字线中的一个或第二数字线中的一个的柱接触结构。页缓冲器装置耦合到多路复用器装置。
[0009]在另外的实施例中，存储器装置包括堆叠结构、第一存储器单元串、第二存储器单元串、第一数字线、第二数字线、多路复用器装置，和基底结构。堆叠结构包含包括存取线结构的第一区，以及竖直上覆于第一区且包括选择栅极结构的第二区。第一存储器单元串竖直地延伸穿过所述堆叠结构。第二存储器单元串竖直地延伸穿过堆叠结构。第一数字线结构耦合到第一存储器单元串。第二数字线结构耦合到第二存储器单元串。多路复用器装置水平插入于第一存储器单元串与第二存储器单元串之间。多路复用器装置耦合到堆叠结构的选择栅极结构、第一数字线结构和第二数字线结构。基底结构竖直地位于堆叠结构之下且包括逻辑区，所述逻辑区包含耦合到多路复用器装置的页缓冲器装置。
[0010]在另外其它实施例中，一种电子系统包括：输入装置；输出装置；处理器装置，其可操作地连接到所述输入装置和所述输出装置；以及存储器装置，其可操作地连接到所述处理器装置。存储器装置包括堆叠结构、存储器单元串、第一数字线、第二数字线、多路复用器装置和基底结构。堆叠结构包含布置成层次的导电结构和绝缘结构的竖直交替序列。堆叠结构包括：第一区，其包括经配置为存取线结构的导电结构的下部群组；以及第二区，其上覆于第一区且包括经配置为选择栅极结构的导电结构的上部群组。所述存储器单元串竖直地延伸穿过所述堆叠结构。第一数字线竖直地上覆于堆叠结构且耦合到存储器单元串中的一些。第二数字线竖直地上覆于堆叠结构且耦合到存储器单元串中的一些其它存储器单元串。多路复用器装置耦合到第一数字线、第二数字线和堆叠结构的第二区内的导电结构的上部群组。基底结构竖直地位于堆叠结构之下且包括逻辑电路系统，所述逻辑电路系统包含耦合到多路复用器装置的页缓冲器装置。
附图说明
[0011]图1是根据本公开的实施例的微电子装置结构的简化局部平面图。
[0012]图2是图1所示的微电子装置结构的区段的简化局部透视图。
[0013]图3是图2中示出的微电子装置结构的区段的子区段的简化局部横截面视图。
[0014]图4是根据本公开的额外实施例的微电子装置结构的简化局部平面图。
[0015]图5是图4中示出的微电子装置结构的简化局部透视图。
[0016]图6是图4和5中示出的微电子装置结构的区段的简化局部横截面视图。
[0017]图7是根据本公开实施例的微电子装置的简化局部剖视透视图。
[0018]图8是根据本公开的实施例的电子系统的示意性框图。
具体实施方式
[0019]以下描述提供具体细节，例如材料组成、形状和大小，以便提供对本公开的实施例的充分描述。然而，所属领域的一般技术人员将理解，本公开的实施例可在不采用这些具体细节的情况下实践。实际上，可结合行业中采用的常规微电子装置制作技术实践本公开的实施例。另外，下文提供的描述不形成用于制造微电子装置(例如，存储器装置，例如3D NAND快闪存储器装置)的完整过程流。下文描述的结构并不形成完整的微电子装置。下文仅详细地描述理解本公开的实施例所必要的那些过程动作和结构。用以从所述结构形成完整微电子装置的额外动作可通过常规制造技术执行。
[002本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种微电子装置，其包括：堆叠结构，其包含导电结构和与所述导电结构竖直交替的绝缘结构，所述堆叠结构包括：存取线区，其包括所述导电结构的下部群组；以及选择栅极区，其上覆于所述存取线区且包括所述导电结构的上部群组；第一数字线，其竖直上覆于所述堆叠结构且耦合到竖直地延伸穿过所述堆叠结构的存储器单元串；第二数字线，其竖直上覆于所述堆叠结构且耦合到竖直地延伸穿过所述堆叠结构的额外存储器单元串，所述第二数字线在第一方向上从所述第一数字线水平偏移且在正交于所述第一方向的第二方向上与所述第一数字线大体上水平对准；以及多路复用器装置，其耦合到页缓冲器装置、所述第一数字线和所述第二数字线，所述多路复用器装置包括与所述堆叠结构的所述选择栅极区内的所述导电结构的所述上部群组电连通的晶体管。2.根据权利要求1所述的微电子装置，其中所述多路复用器装置中的一个包括：柱结构，其竖直地延伸穿过所述堆叠结构的所述选择栅极区内的所述导电结构的所述上部群组；以及第一柱接触结构，其竖直地位于所述柱结构上方且与所述柱结构电连通，所述第一柱接触结构耦合到所述第一数字线中的一个。3.根据权利要求2所述的微电子装置，其中所述多路复用器装置中的所述一个进一步包括竖直地位于所述柱结构下方且与所述柱结构电连通的第二柱接触结构，所述第二柱接触结构耦合到位于所述堆叠结构下方且与所述页缓冲器装置中的一或多个电连通的一或多个导电布线结构。4.根据权利要求3所述的微电子装置，其中所述多路复用器装置中的一个其它多路复用器装置包括：额外柱结构，其竖直地延伸穿过所述堆叠结构的所述选择栅极区内的所述导电结构的所述上部群组；额外第一柱接触结构，其竖直地位于所述额外柱结构上方且与所述额外柱结构电连通，所述额外第一柱接触结构耦合到在所述第二方向上与所述第一数字线中的所述一个水平对准的所述第二数字线中的一个；以及额外第二柱接触结构，其竖直地位于所述额外柱结构下方且与所述额外柱结构电连通，所述额外第二柱接触结构耦合到所述一或多个导电布线结构。5.根据权利要求4所述的微电子装置，其进一步包括：导电接触结构，其竖直地延伸穿过所述堆叠结构的所述存取线区内的所述导电结构的所述下部群组，所述导电接触结构将所述多路复用器装置中的所述一个的所述第二柱接触结构耦合到所述一或多个导电布线结构；以及额外导电接触结构，其竖直地延伸穿过所述堆叠结构的所述存取线区内的所述导电结构的所述下部群组，所述额外导电接触结构将所述多路复用器装置中的所述另一个多路复用器装置的所述额外第二柱接触结构耦合到所述一或多个导电布线结构。6.根据权利要求4和5中任一权利要求所述的微电子装置，其中所述多路复用器装置中
的所述一个的所述柱结构和所述多路复用器装置中的所述一个其它多路复用器装置的所述额外柱结构各自个别地包括：沟道材料；栅极电介质材料，其水平插入于所述沟道材料与所述堆叠结构的所述选择栅极区内的所述导电结构的所述上部群组之间；以及电介质填充材料，其由所述沟道材料水平包围。7.根据权利要求2所述的微电子装置，其中所述多路复用器装置中的所述一个进一步包括：额外柱结构，其竖直地延伸穿过所述堆叠结构的所述选择栅极区内的所述导电结构的所述上部群组；连接部分，其从所述柱结构和所述额外柱结构且在所述柱结构和所述额外柱结构之间水平延伸，所述连接部分竖直位于所述堆叠结构的所述选择栅极区之下；以及第二柱接触结构，其竖直地位于所述额外柱结构上方且与所述额外柱结构电连通，所述第二柱接触结构耦合到在所述第二方向上与所述第一数字线中的所述一个水平对准的所述第二数字线中的一个。8.根据权利要求7所述的微电子装置，其中所述多路复用器装置中的所述一个的所述柱结构、所述额外柱结构和所述连接部分各自包括：电介质填充材料；沟道材料，其至少部分地向外包围所述电介质填充材料；以及栅极电介质材料，其至少部分地向外包围所述沟道材料。9.根据权利要求7和8中任一权利要求所述的微电子装置，其中所述连接部分至少部分地定位在竖直地插入于所述堆叠结构的所述存取线区与所述选择栅极区之间的隔离区内。10.根据权利要求7和8中任一权利要求所述的微电子装置，其进一步包括导电接触结构，所述导电接触结构从所述多路复用器装置中的所述一个水平偏移，且从所述第一数字线中的所述一个或所述第二数字线中的所述一个竖直地延伸到位于所述堆叠结构下方且与所述页缓冲器装置中的一或多个电连通的一或多个导电布线结构。11.一种微电子装置，其包括：第一存储器阵列区，其包括第一竖直延伸的存储器单元串；第一数字线，其耦合到所述第一竖直延伸的存储器单元串；第二存储器阵列区，其包括第二竖直延伸的存储器单元串；第二数字线，其耦合到所述第二竖直延伸的存储器单元串；额外区，其水平插入于所述第一存储器阵列区与所述第二存储器阵列区之间且包括耦合到所述第一数字线和所述第二数字线的多路复用器装置，所述多路复用器装置中的每一个包括：柱结构，其竖直地延伸穿过选择栅极结构；以及柱接触结构，其在所述柱结构上且...

【专利技术属性】
技术研发人员：E，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：