【技术实现步骤摘要】
三维半导体存储器装置和包括其的电子系统
[0001]相关申请的交叉引用
[0002]本申请要求于2021年8月23日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0110901的优先权，该申请的公开内容以引用方式全部并入本文中。
[0003]专利技术构思涉及一种三维半导体存储器装置和包括该三维半导体存储器装置的电子系统，更具体地，涉及一种包括竖直沟道结构的非易失性三维半导体存储器装置、制造该易失性三维半导体存储器装置的方法、以及包括该易失性三维半导体存储器装置的电子系统。
技术介绍
[0004]能够存储大量数据的半导体装置可能在存储数据的电子系统中是必须的。半导体装置已经被高度集成以满足客户要求的高性能和低制造成本。典型的二维或平面半导体装置的集成度可能主要由单位存储器单元所占据的面积确定，使得其可能受到用于形成精细图案的技术水平的极大影响。然而，可能需要极其昂贵的处理设备来增加图案精细度，并且可能对增加二维或平面半导体装置的集成度设定实际限制。因此，已经提出...
【技术保护点】
【技术特征摘要】
1.一种三维半导体存储器装置，包括：衬底，其包括第一区域和第二区域；堆叠结构，其包括交替且重复地堆叠在所述衬底上的多个层间电介质层和多个栅电极，所述堆叠结构在所述第二区域上具有台阶结构；模制结构，其在所述第一区域上与所述堆叠结构相邻，所述模制结构包括交替且重复地堆叠在所述衬底上的多个层间电介质层和多个牺牲层；第一分离结构，其与所述堆叠结构交叉，并且沿着第一方向从所述第一区域朝向所述第二区域延伸；以及第二分离结构，其与所述模制结构交叉，并且在所述第一区域上在所述第一方向上延伸，其中，所述第一分离结构的顶表面的水平高于所述第二分离结构的顶表面的水平。2.根据权利要求1所述的三维半导体存储器装置，还包括：接触插塞，其穿透所述模制结构，其中，所述接触插塞隔着所述第二分离结构在第二方向上与所述堆叠结构的栅电极间隔开，所述第二方向与所述第一方向交叉。3.根据权利要求1所述的三维半导体存储器装置，其中，所述第一分离结构包括第一部分和位于所述第一部分上的第二部分，并且其中，所述第一部分的宽度小于所述第二部分的宽度。4.根据权利要求1所述的三维半导体存储器装置，其中，所述第一分离结构具有包括一种电介质材料的单层结构。5.根据权利要求1所述的三维半导体存储器装置，其中，所述堆叠结构包括与所述堆叠结构交叉的第一沟槽，所述第一分离结构位于所述第一沟槽中，所述第一分离结构包括间隔件部分和填料部分，所述间隔件部分覆盖所述第一沟槽的内侧壁，所述填料部分填充所述第一沟槽的内部空间，并且所述内部空间被所述间隔件部分围绕。6.根据权利要求5所述的三维半导体存储器装置，其中，所述第一分离结构的填料部分与所述衬底直接接触。7.根据权利要求1所述的三维半导体存储器装置，其中，所述模制结构包括与所述模制结构交叉的第二沟槽，所述第二分离结构位于所述第二沟槽中，所述第二分离结构包括间隔件部分和填料部分，所述间隔件部分共形地覆盖所述第二沟槽的内侧壁和所述第二沟槽的底表面，所述填料部分填充所述第二沟槽的内部空间，并且所述内部空间被所述间隔件部分围绕。8.根据权利要求7所述的三维半导体存储器装置，其中，所述第二分离结构的间隔件部分包括氧化硅、氮化硅和氮氧化硅中的至少一种，并且所述第二分离结构的填料部分包括半导体材料或金属材料。
9.根据权利要求7所述的三维半导体存储器装置，其中，所述第二分离结构的间隔件部分包括第一间隔件和第二间隔件，所述第一间隔件共形地覆盖所述第二沟槽的内侧壁和所述第二沟槽的底表面，所述第二间隔件位于所述第一间隔件上，并且所述第一间隔件和所述第二间隔件包括彼此不同的材料。10.根据权利要求9所述的三维半导体存储器装置，其中，所述第一间隔件包括氧化硅，并且所述第二间隔件包括氮化硅或氮氧化硅。11.根据权利要求1所述的三维半导体存储器装置，其中，所述第二分离结构包括第一部分和第二部分，所述第一部分在所述第一方向上延伸，所述第二部分连接到所述第一部分，并且所述第二部分在与所述第一方向交叉的第二方向上延伸。12.根据权利要求1所述的三维半导体存储器装置，还包括：多个第一竖直沟道结构，其穿透所述堆叠结构，并且接触所述多个栅电极；以及多个第二竖直沟道结构，其穿透所述模制结构，所述多个第二竖直沟道结构接触所述衬底和所述多个牺牲层。13.根据权利要求12所述的三维半导体存储器装置，其中，所述第二分离结构的顶表面的水平高于所述多个第一竖直沟道结构的顶表面的水平和所述多个第二竖直沟道结构的顶表面的水平。14.一种三维半导体存储器装置，包括：第一衬底，其包括第一区域和第二区域；外围电路结构，其包括位于所述第一衬底上的多个外围电路晶体管；第二衬底，其位于所述外围...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。