一种可调频率振荡器制造技术

本发明专利技术公开一种可调频率振荡器，属于半导体集成电路领域，包括启动电路与振荡电路；所述启动电路为所述振荡电路提供初始电压使其工作；当所述振荡电路正常工作后，所述启动电路关断；所述振荡电路由n级振荡子电路构成，所述振荡电路的振荡周期与振荡子电路的个数成正比。本发明专利技术的可调频率振荡器电路结构简单，且由若干级电路构成；振荡周期与每级振荡子电路的延时以及振荡子电路级数成正比。本发明专利技术的可调频率振荡器可实现振荡器振荡频率对温度以及电源电压不敏感的目的。以及电源电压不敏感的目的。以及电源电压不敏感的目的。

【技术实现步骤摘要】
一种可调频率振荡器


[0001]本专利技术涉及半导体集成电路
，特别涉及一种可调频率振荡器。

技术介绍

[0002]振荡器是一种通过自激方式将直流信号转换为时钟信号的电路，在集成电路应用中，用于产生时钟的振荡电路是大多数电路系统必不可少的部分。
[0003]目前常用的环形振荡器如图1所示，由于其结构简单、功耗低以及易于集成化的特点，得到广泛的使用。然而温度、电压以及工艺参数的变化对其振荡频率影响较大，因此亟需一种振荡频率对温度以及电源电压不敏感的振荡电路，且频率易于调节。

技术实现思路

[0004]本专利技术的目的在于提供一种可调频率振荡器，以解决传统环形振荡器的振荡频率受温度以及电压影响明显的问题。
[0005]为解决上述技术问题，本专利技术提供了一种可调频率振荡器，包括启动电路与振荡电路；
[0006]所述启动电路为所述振荡电路提供初始电压使其工作；当所述振荡电路正常工作后，所述启动电路关断；
[0007]所述振荡电路由n级振荡子电路构成，所述振荡电路的振荡周期与振荡子电路的个数成正比，其中n不少于3。
[0008]在一种实施方式中，所述振荡电路包括振荡子电路Cell1、振荡子电路Cell2、...、振荡子电路Cell
n
，每一级振荡子电路的输入端Vin连接前一级振荡子电路的输出端Vo，最后一级振荡子电路Cell
n
的输出端Vo连接第一级振荡子电路Cell1的输入端Vin，每级振荡子电路的输出端Y依次连接着或门OR0的输入端。
[0009]在一种实施方式中，所述启动电路包括或门OR0和PMOS管MP0；
[0010]所述或门OR0的输出端连接所述PMOS管MP0的栅端；所述PMOS管MP0的源端连接电源电压VCC，漏端连接最后一级振荡子电路Cell
n
的输出端Vo以及第一级振荡子电路Cell1的输入端Vin。
[0011]在一种实施方式中，所述振荡子电路包括PMOS管MP1～MP3、NMOS管MN1～MN5、电流源I1～I2、电容C1～C2、反相器Inv1～Inv2、比较器AMP、SR锁存器Latch、或门OR1、传输门GT、输入端Vin、输出端Vo与输出端Y；
[0012]所述比较器AMP的同向端接输入端Vin，反向端接参考电压V
ref
，输出接传输门GT的控制端；
[0013]所述传输门GT的输入端连接电流源I1的输出端，输出端同时连接电容C1的第一端、NMOS管MN1的漏端、NMOS管MN2的栅端以及输出端Vo；所述NMOS管MN1的栅端同时连接反相器Inv1的输出端以及NMOS管MN4的栅端，源端接地；所述NMOS管MN2的漏端同时连接PMOS管MP1的漏端、NMOS管MN3的栅端以及反相器Inv2的输入端，源端接地；
[0014]所述PMOS管MP1的栅端连接偏置电压Vb1，源端连接电源电压VCC；所述NMOS管MN3的漏端同时连接电流源I2的输出端、电容C2的第一端、NMOS管MN4的漏端以及NMOS管MN5的栅端，所述NMOS管MN3的源端接地；所述电容C2的第一端连接NMOS管MN3的漏端、电流源I2的输出端、NMOS管MN4的漏端以及NMOS管MN5的栅端；
[0015]所述NMOS管MN4的栅端连接反相器Inv1的输出端以及NMOS管MN1的栅端，所述NMOS管MN4的漏端同时连接NMOS管MN3的漏端、电流源I2的输出端、电容C2的第一端以及NMOS管MN5的栅端，所述NMOS管MN4的源端接地；
[0016]所述NMOS管MN5的漏端连接PMOS管MP2的漏端、PMOS管MP3的漏端以及SR锁存器Latch的输入端RN，所述NMOS管MN5的源端接地；所述PMOS管MP2的栅端连接偏置信号Vb1，源端连接电源电压VCC；所述PMOS管MP3的栅端连接SR锁存器Latch的输出端Q，源端连接电源电压VCC；所述SR锁存器Latch的输入端SN连接或门OR1的输出端，所述SR锁存器Latch的输出端Q连接反相器Inv1的输入端、或门OR1的输入端以及PMOS管MP3的栅端；所述反相器Inv1的输出端连接NMOS管MN1的栅端和NMOS管MN4的栅端；
[0017]所述或门OR1的一个输入端连接反相器Inv2的输出端以及输出端Y，另一个输入端连接SR锁存器Latch的输出端Q、PMOS管MP3的栅端以及反相器Inv1的输入端，所述或门OR1的输出端连接着SR锁存器Latch的输入端SN；所述反相器Inv2的输入端连接NMOS管MN2的漏端、PMOS管MP1的漏端以及NMOS管MN3的栅端，所述反相器Inv2的输出端连接着或门OR1的输入端以及输出端Y。
[0018]在一种实施方式中，所述电流源I1的输入端和所述电流源I2的输入端连接电源电压VCC。
[0019]在一种实施方式中，所述电容C1的第二端和所述电容C2的第二端接地。
[0020]在本专利技术提供的一种可调频率振荡器中，包括启动电路与振荡电路；所述启动电路为所述振荡电路提供初始电压使其工作；当所述振荡电路正常工作后，所述启动电路关断；所述振荡电路由n级振荡子电路构成，所述振荡电路的振荡周期与振荡子电路的个数成正比。本专利技术的可调频率振荡器电路结构简单，且由若干级电路构成；振荡周期与每级振荡子电路的延时以及振荡子电路级数成正比。本专利技术的可调频率振荡器可实现振荡器振荡频率对温度以及电源电压不敏感的目的。
附图说明
[0021]图1是传统环形振荡器结构图。
[0022]图2是本专利技术提供的振荡器电路整体结构图。
[0023]图3是本专利技术提供的振荡子电路的结构图。
具体实施方式
[0024]以下结合附图和具体实施例对本专利技术提出的一种振荡器电路作进一步详细说明。根据下面说明，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0025]本专利技术提供了一种振荡器电路，包括启动电路和振荡电路两部分；所述启动电路为所述振荡电路提供启动电压使其工作，当所述振荡电路正常工作后，所述启动电路关断，
因此不会影响振荡电路的工作状态；所述振荡电路由n级振荡子电路Cell(包括振荡子电路Cell1、振荡子电路Cell2、...、振荡子电路Cell
n
)构成，所述振荡电路的振荡周期与所述振荡子电路的个数成正比，n为不少于3的整数。
[0026]所述启动电路包括或门OR0和PMOS管MP0；所述或门OR0的输入端依次连接各级振荡子电路的输出信号Y，输出端连接所述PMOS管MP0的栅端；所述PMOS管MP0的源端连接电源电压VCC，漏端连接振荡子电路Cell
n
的输出端Vo以及振荡子电路Cell1的输入端Vin。
[0027]所述振荡电路由n级振荡子电路构成，每一级振荡子电路的输入端Vin连接着前一级本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可调频率振荡器，其特征在于，包括启动电路与振荡电路；所述启动电路为所述振荡电路提供初始电压使其工作；当所述振荡电路正常工作后，所述启动电路关断；所述振荡电路由n级振荡子电路构成，所述振荡电路的振荡周期与振荡子电路的个数成正比，其中n不少于3。2.如权利要求1所述的可调频率振荡器，其特征在于，所述振荡电路包括振荡子电路Cell1、振荡子电路Cell2、...、振荡子电路Cell
n
，每一级振荡子电路的输入端Vin连接前一级振荡子电路的输出端Vo，最后一级振荡子电路Cell
n
的输出端Vo连接第一级振荡子电路Cell1的输入端Vin，每级振荡子电路的输出端Y依次连接着或门OR0的输入端。3.如权利要求1所述的可调频率振荡器，其特征在于，所述启动电路包括或门OR0和PMOS管MP0；所述或门OR0的输出端连接所述PMOS管MP0的栅端；所述PMOS管MP0的源端连接电源电压VCC，漏端连接最后一级振荡子电路Cell
n
的输出端Vo以及第一级振荡子电路Cell1的输入端Vin。4.如权利要求1所述的可调频率振荡器，其特征在于，所述振荡子电路包括PMOS管MP1～MP3、NMOS管MN1～MN5、电流源I1～I2、电容C1～C2、反相器Inv1～Inv2、比较器AMP、SR锁存器Latch、或门OR1、传输门GT、输入端Vin、输出端Vo与输出端Y；所述比较器AMP的同向端接输入端Vin，反向端接参考电压V
ref
，输出接传输门GT的控制端；所述传输门GT的输入端连接电流源I1的输出端，输出端同时连接电容C1的第一端、NMOS管MN1的漏端、NMOS管MN2的栅端以及输出端Vo；所述NMOS管MN1的栅端同时连接反相器Inv1的输出端以及NMOS管MN4的栅端，源端接地；所述NMOS管MN2的漏端同时连接PMOS管MP1的漏端、NMOS管MN3的栅端以及反相器Inv2的输入端，源端接地；所述PMOS管MP1的...

【专利技术属性】
技术研发人员：廖丽，徐忆，
申请(专利权)人：中科芯集成电路有限公司，
类型：发明
国别省市：