一种封装基板、半导体结构及其电子设备制造技术

本公开实施例提供了一种封装基板、半导体结构及其电子设备，该封装基板包括沿第三方向平行的第一封装层和第二封装层，第二封装层接地；其中，第一封装层包括多个焊盘，每一焊盘在第二封装层的投影形成一个耦合区域，耦合区域的部分被挖空。本公开实施例通过对耦合区域挖空，减小焊盘与第二封装层之间的耦合电容来增加焊盘的阻抗，从而改善信号的阻抗连续性，提高数据的传输性能。高数据的传输性能。高数据的传输性能。

【技术实现步骤摘要】
一种封装基板、半导体结构及其电子设备


[0001]本公开涉及集成电路
，尤其涉及一种封装基板、半导体结构及其电子设备。

技术介绍

[0002]传统动态随机存取存储器（Dynamic Random Access Memory，DRAM）的封装基板设计的焊盘尺寸较小，随着印制电路板（Printed Circuit Board，PCB）电路进入高速时代，信号频率越来越高，信号的上升沿或者下降沿变得越来越陡峭，焊盘的尺寸由于可靠性等原因反而不断增大，从而焊盘的阻抗相对于导线来说更低，产生了严重的阻抗不连续性问题。若电路的阻抗连续性较差，则容易引起信号的反射，加剧电路的信号不完整问题。

技术实现思路

[0003]本公开提供了一种封装基板、半导体结构及其电子设备，通过对焊盘在第二封装层投影所确定的耦合区域进行挖空，从而改善电路的阻抗连续性。
[0004]本公开的技术方案是这样实现的：第一方面，本公开实施例提供了一种封装基板，所述封装基板包括沿第三方向平行的第一封装层和第二封装层，所述第二封装层接地；其中，所述第一封装层包括多个焊盘，每一所述焊盘在所述第二封装层的投影形成一个耦合区域，所述耦合区域的部分被挖空。
[0005]在一些实施例中，所述封装基板还包括：第三封装层，所述第三封装层平行于所述第二封装层，所述第三封装层位于所述第二封装层远离所述第一封装层的一侧；其中，所述第三封装层包括若干条导线。
[0006]在一些实施例中，所述第一封装层和所述第二封装层之间填充介质材料，所述第二封装层和所述第三封装层之间填充介质材料。
[0007]在一些实施例中，若所述耦合区域于所述第三封装层的投影未被所述导线穿过，则所述耦合区域被全部挖空；若所述耦合区域于所述第三封装层的投影被所述导线穿过，则所述耦合区域被部分挖空，且所述耦合区域与所述导线对应的部分未被挖空。
[0008]在一些实施例中，不同的所述耦合区域的形状相同或不同，不同的所述耦合区域的尺寸相同或不同。
[0009]在一些实施例中，每一所述耦合区域包括核心区和外围区，所述外围区环绕在所述核心区的外侧；若所述耦合区域于所述第三封装层的投影未被所述导线穿过，则所述外围区包括M个挖空部，且M个所述挖空部连续形成一闭合图形，且所述核心区被挖空；若所述耦合区域于所述第三封装层的投影被所述导线穿过，则所述外围区包括N个挖空部，N个所述挖空部形成非闭合图形，且所述核心区未被挖空；其中，M大于N。
[0010]在一些实施例中，不同的所述挖空部的形状相同或不同，不同的所述挖空部的尺寸相同或不同。
[0011]在一些实施例中，在目标方向上，所述导线与最近的共面地之间的距离为第一值，所述导线的宽度为第二值，剩余区域在目标方向上的最小长度为第三值；所述剩余区域是指所述耦合区域中未被挖空的区域，且所述导线穿过所述剩余区域于所述第三封装层的投影；第三值≥2
×
第一值+第二值；其中，所述目标方向与所述导线的延伸方向垂直，所述共面地是与所述导线位于同一封装层的参考地。
[0012]在一些实施例中，在所述导线的第一侧，所述剩余区域的外边缘与所述导线的最小距离大于或等于所述共面地与所述导线的距离；在所述导线的第二侧，所述剩余区域的外边缘与所述导线的最小距离大于或等于所述共面地与所述导线的距离；所述第一侧和所述第二侧沿所述目标方向相对。
[0013]在一些实施例中，所述挖空部的形状至少包括一种：圆形、椭圆、扇形、环形、弧形、矩形；所述耦合区域的形状至少包括以下的一种：圆形、椭圆形、扇形、矩形。
[0014]在一些实施例中，所述耦合区域为圆形，且所述耦合区域与对应的所述焊盘在所述第二封装层的投影重合，所有的所述挖空部的形状均为半径相同的圆形。
[0015]在一些实施例中，M为偶数；N=M
‑
2。
[0016]在一些实施例中，N个所述挖空部形成的非闭合图形存在两个非闭合端口。
[0017]第二方面，本公开实施例提供了一种半导体结构，包括如第一方面任一项所述的封装基板。
[0018]第三方面，本公开实施例提供了一种电子设备，该电子设备包括如第二方面所述的半导体结构。
[0019]本公开实施例提供了一种封装基板、半导体结构及其电子设备，通过对耦合区域挖空，减小焊盘与第二封装层之间的耦合电容来达到增加焊盘阻抗的目的，从而改善信号的阻抗连续性，提高数据的传输性能。
附图说明
[0020]图1为本公开实施例提供的一种封装基板的示意图；图2为本公开实施例提供的一种耦合区域的示意图一；图3为本公开实施例提供的一种电容等效示意图；图4A为本公开实施例提供的一种耦合区域的示意图二；图4B为本公开实施例提供的另一种耦合区域的示意图一；图5A为本公开实施例提供的另一种耦合区域的示意图二；图5B为本公开实施例提供的另一种耦合区域的示意图三；图6A为本公开实施例提供的另一种耦合区域的示意图四；图6B为本公开实施例提供的另一种耦合区域的示意图五；图7为本公开实施例提供的一种耦合区域的示意图三；图8A为本公开实施例提供的一种耦合区域的俯视图；
图8B为本公开实施例提供的一种耦合区域的示意图四；图8C为本公开实施例提供的一种耦合区域的示意图五；图9A为本公开实施例提供的另一种耦合区域的示意图六；图9B为本公开实施例提供的另一种耦合区域的示意图七；图9C为本公开实施例提供的另一种耦合区域的示意图八；图9D为本公开实施例提供的另一种耦合区域的示意图九；图10A为本公开实施例提供的一种耦合区域的立体图；图10B为本公开实施例提供的另一种耦合区域的立体图；图11为本公开实施例提供的一种耦合区域的特性阻抗曲线。
具体实施方式
[0021]下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅仅用于解释相关申请，而非对该申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关申请相关的部分。
[0022]除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的
的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本公开实施例的目的，不是旨在限制本公开。
[0023]在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。
[0024]需要指出，本公开实施例所涉及的术语“第一\第二\第三”仅是用于区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本公开实施例能够以除了在这里图示或描述的以外的顺序实施。
[0025]传统DRAM封装基板中的焊盘（Ball pad）尺寸较小，随着技术的发展，数据信号的速率越来越高，焊盘的尺寸由于可靠性等原因不断增大，由此导致焊盘的阻抗本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种封装基板，其特征在于，所述封装基板包括沿第三方向平行的第一封装层和第二封装层，所述第二封装层接地；其中，所述第一封装层包括多个焊盘，每一所述焊盘在所述第二封装层的投影形成一个耦合区域，所述耦合区域的部分被挖空。2.根据权利要求1所述的封装基板，其特征在于，所述封装基板还包括：第三封装层，所述第三封装层平行于所述第二封装层，所述第三封装层位于所述第二封装层远离所述第一封装层的一侧；其中，所述第三封装层包括若干条导线。3.根据权利要求2所述的封装基板，其特征在于，所述第一封装层和所述第二封装层之间填充介质材料，所述第二封装层和所述第三封装层之间填充介质材料。4.根据权利要求3所述的封装基板，其特征在于，若所述耦合区域于所述第三封装层的投影未被所述导线穿过，则所述耦合区域被全部挖空；若所述耦合区域于所述第三封装层的投影被所述导线穿过，则所述耦合区域被部分挖空，且所述耦合区域与所述导线对应的部分未被挖空。5.根据权利要求4所述的封装基板，其特征在于，不同的所述耦合区域的形状相同或不同，不同的所述耦合区域的尺寸相同或不同。6.根据权利要求4所述的封装基板，其特征在于，每一所述耦合区域包括核心区和外围区，所述外围区环绕在所述核心区的外侧；若所述耦合区域于所述第三封装层的投影未被所述导线穿过，则所述外围区包括M个挖空部，且M个所述挖空部连续形成一闭合图形，且所述核心区被挖空；若所述耦合区域于所述第三封装层的投影被所述导线穿过，则所述外围区包括N个挖空部，N个所述挖空部形成非闭合图形，且所述核心区未被挖空；其中，M大于N。7.根据权利要求6所述的封装基板，其特征在于，不同的所述挖空部的形状相同或不同，不同的所述挖空部的尺寸相同或不同。8.根据权...

【专利技术属性】
技术研发人员：刘建斌，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：