【技术实现步骤摘要】
制造半导体器件结构的方法
[0001]本专利技术的实施例涉及制造半导体器件结构的方法。
技术介绍
[0002]由于各种电子组件(例如,晶体管、二极管、电阻器、电容器等)的集成密度不断提高,半导体行业经历了快速增长。在大多数情况下,集成密度的这种改进来自于最小部件尺寸的反复减小(例如,将半导体工艺节点缩小到20nm以下节点),这允许将更多组件集成到给定区域中。随着近来对小型化、更高速度和更大带宽以及更低功耗和延迟的需求的增长,需要更小且更具创造性的半导体管芯封装技术。
[0003]随着半导体技术的进一步发展,堆叠和接合的半导体器件已成为进一步减小半导体器件物理尺寸的有效替代方案。在堆叠的半导体器件中,诸如逻辑、存储器、处理器电路等的有源电路至少部分地制造在单独的衬底上,然后物理地和电地接合在一起以形成功能器件。这种接合工艺利用复杂的技术,并且需要改进。
技术实现思路
[0004]本专利技术的一些实施例提供了一种制造半导体器件结构的方法,包括:将器件衬底接合至第一剥离层,第一剥离层设置在第一载体衬底上,器 ...
【技术保护点】
【技术特征摘要】
1.一种制造半导体器件结构的方法,包括:将器件衬底接合至第一剥离层,所述第一剥离层设置在第一载体衬底上,所述器件衬底具有面向所述第一载体衬底的第一侧和与所述第一侧相对的第二侧,所述器件衬底具有第一宽度;对所述器件衬底执行前端制造(FEOL)工艺和后端制造(BEOL)工艺;将具有第二剥离层的第二载体衬底接合在所述器件衬底的所述第二侧上;以及通过去除所述第一剥离层来去除所述第一载体衬底,其中,在去除所述第一载体衬底之后,所述器件衬底的宽度保持所述第一宽度。2.根据权利要求1所述的方法,还包括:在对所述器件衬底执行所述前端制造工艺和所述后端制造工艺之前,通过去除所述器件衬底的部分来减小所述器件衬底的厚度。3.根据权利要求1所述的方法,还包括:在将所述器件衬底接合至所述第一剥离层之前,在所述器件衬底的所述第一侧上形成氧化物层。4.根据权利要求1所述的方法,还包括:将具有第三剥离层的第三载体衬底接合在所述器件衬底的所述第一侧上;以及通过去除所述第二剥离层来去除所述第二载体衬底,其中,在去除所述第二载体衬底之后,所述器件衬底的宽度保持所述第一宽度。5.根据权利要求4所述的方法,还包括:在所述器件衬底的所述第一侧上形成一个或多个导电结构,所述一个或多个导电结构设置在所述器件衬底的所述第一侧和所述第三载体衬底之间。6.根据权利要求1所述的方法,其中,去除所述第一剥离层包括用激光辐射来照射所述第一剥离层。7.根据权利要求1所述的方法,还包括:在所述第一载体衬底上形成所述第...
【专利技术属性】
技术研发人员:朱熙甯,蓝文廷,黄一涵,江国诚,王志豪,
申请(专利权)人:台湾积体电路制造股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。