半导体结构及其形成方法技术

半导体结构包括：块状半导体衬底；第一多个介电隔离区域，位于块状半导体衬底上方；多个半导体鳍，突出高于第一多个介电隔离区域；第一栅极堆叠件，位于多个半导体鳍的顶面和侧壁上；第二多个介电隔离区域，位于块状半导体衬底上方；台面结构，位于第二多个介电隔离区域中；以及第二栅极堆叠件，位于台面结构上方。第一栅极堆叠件和第二栅极堆叠件的顶面彼此共面。本申请的实施例还涉及形成半导体结构的方法。方法。方法。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本申请的实施例涉及半导体结构及其形成方法。

技术介绍

[0002]器件管芯通常需要多种类型的晶体管来适应不同的电路需求。例如，通常使用核心晶体管、低压晶体管、中压晶体管和高压晶体管。在最近的电路发展中，FinFET已经用作核心晶体管和低压晶体管。但是，FinFET不适合用作中压晶体管和高压晶体管。

技术实现思路

[0003]本申请的一些实施例提供了一种形成半导体结构的方法，包括：在半导体衬底上方形成第一多个蚀刻掩模；在所述半导体衬底上方形成第二多个蚀刻掩模；使用所述第一多个蚀刻掩模和所述第二多个蚀刻掩模蚀刻半导体衬底以分别形成多个半导体带和多个台面结构；在所述多个半导体带之间形成第一多个介电隔离区域；形成包围所述多个台面结构的第二多个介电隔离区域；使所述第一多个介电隔离区域凹进，其中，所述多个半导体带中的第一组半导体带的顶部部分突出高于所述第一多个介电隔离区域，以形成第一多个突出半导体鳍；在所述第一多个突出半导体鳍的顶面和侧壁上形成第一栅极电介质；在所述第一栅极电介质上方形成第一栅电极，其中，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成半导体结构的方法，包括：在半导体衬底上方形成第一多个蚀刻掩模；在所述半导体衬底上方形成第二多个蚀刻掩模；使用所述第一多个蚀刻掩模和所述第二多个蚀刻掩模蚀刻半导体衬底以分别形成多个半导体带和多个台面结构；在所述多个半导体带之间形成第一多个介电隔离区域；形成包围所述多个台面结构的第二多个介电隔离区域；使所述第一多个介电隔离区域凹进，其中，所述多个半导体带中的第一组半导体带的顶部部分突出高于所述第一多个介电隔离区域，以形成第一多个突出半导体鳍；在所述第一多个突出半导体鳍的顶面和侧壁上形成第一栅极电介质；在所述第一栅极电介质上方形成第一栅电极，其中，所述第一栅极电介质和所述第一栅电极形成第一晶体管的部分；在所述多个台面结构中的第一台面结构上方形成第二栅极电介质；以及在所述第二栅极电介质上方形成第二栅电极，其中，所述第二栅极电介质和所述第二栅电极形成第二晶体管的部分。2.根据权利要求1所述的方法，还包括：在所述多个台面结构中的第二台面结构上方形成第三栅极电介质；以及在所述第三栅极电介质上方形成第三栅电极，其中，所述第三栅极电介质和所述第三栅电极形成第三晶体管的部分，并且其中，所述第二晶体管配置为承受比所述第三晶体管高的操作电压。3.根据权利要求2所述的方法，还包括：在形成所述第二栅极电介质之前，使所述第一台面结构凹进，其中，所述第一台面结构的顶面低于所述第二多个介电隔离区域的顶面；以及在形成所述第三栅极电介质之前，使所述第二台面结构凹进，其中，所述第二台面结构的顶面低于所述第二多个介电隔离区域的所述顶面，并且其中，使所述第一台面结构比所述第二台面结构凹进更多。4.根据权利要求2所述的方法，其中，所述第二晶体管是高压晶体管，并且所述第三晶体管是中压晶体管。5.根据权利要求1所述的方法，还包括：在所述第二栅电极中形成介电插塞。6.根据权利要求1所述的方法，其中，形成所述第二多个介电隔离区域包括：实施第一蚀刻工艺以蚀刻所述半导体衬底，其中，形成第一凹槽和第二凹槽的上部部分，并且其中，所述第一多个介电隔...

【专利技术属性】
技术研发人员：杨松鑫，萧茹雄，苏庆煌，林震宾，詹文炘，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：