晶体管结构及其形成方法技术

本发明专利技术的实施例提供了晶体管结构及其形成方法。该方法包括：形成包括源极/漏极区和栅电极的晶体管；形成位于源极/漏极区上方并且电连接到源极/漏极区的源极/漏极接触插塞；在源极/漏极接触插塞上方形成第一层间电介质；在第一层间电介质上方形成蚀刻停止层；蚀刻蚀刻停止层以形成第一通孔开口；在第一层间电介质上方形成第二层间电介质；执行刻蚀工艺，使得第二层间电介质被刻蚀以形成沟槽，并且刻蚀停止层中的第一通孔开口延伸到第一层间电介质中以露出源极/漏极接触插塞；以及在共同的工艺中填充沟槽和第一通孔开口以分别形成金属线和通孔。属线和通孔。属线和通孔。

【技术实现步骤摘要】
晶体管结构及其形成方法


[0001]本专利技术的实施例涉及半导体
，更具体地，涉及晶体管结构及其形成方法。

技术介绍

[0002]金属氧化物半导体(MOS)器件是集成电路中的基本构建元件。MOS器件的最新发展包括形成替换栅极，替换栅极包括高k栅极电介质和在高k栅极电介质上方的金属栅电极。替换栅极的形成通常包括沉积高k栅极电介质层和高k栅极电介质层上方的金属层，然后进行化学机械抛光(CMP)以去除高k栅极电介质层和金属层的过量部分。金属层的剩余部分形成金属栅极。可以使金属栅极凹进以在相邻栅极间隔件之间形成凹槽，然后在沟槽中形成自对准电介质硬掩模。

技术实现思路

[0003]根据本专利技术实施例的一个方面，提供了一种形成晶体管结构的方法，包括：形成包括源极/漏极区和栅电极的晶体管；形成位于源极/漏极区上方并且电连接到源极/漏极区的源极/漏极接触插塞；在源极/漏极接触插塞上方形成第一层间电介质；在第一层间电介质上方形成蚀刻停止层；蚀刻蚀刻停止层以形成第一通孔开口；在第一层间电介质上方形成第二层间电介质；执行刻蚀工艺，使得第二层间本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成晶体管结构的方法，包括：形成包括源极/漏极区和栅电极的晶体管；形成位于所述源极/漏极区上方并且电连接到所述源极/漏极区的源极/漏极接触插塞；在所述源极/漏极接触插塞上方形成第一层间电介质；在所述第一层间电介质上方形成蚀刻停止层；蚀刻所述蚀刻停止层以形成第一通孔开口；在所述第一层间电介质上方形成第二层间电介质；执行刻蚀工艺，使得所述第二层间电介质被刻蚀以形成沟槽，并且所述刻蚀停止层中的所述第一通孔开口延伸到所述第一层间电介质中以露出所述源极/漏极接触插塞；以及在共同的工艺中填充所述沟槽和所述第一通孔开口以分别形成金属线和通孔。2.根据权利要求1所述的方法，其中，所述蚀刻停止层包括下部子层和位于所述下部子层上方的上部子层，并且所述方法还包括：执行第一蚀刻工艺以在所述上部子层中形成所述第一通孔开口，其中，所述第一蚀刻工艺通过所述下部子层停止；执行第二蚀刻工艺以在所述上部子层中形成第二通孔开口，其中，所述第二蚀刻工艺通过所述下部子层停止；和在所述蚀刻工艺之前，执行第三蚀刻工艺以将所述第一通孔开口和所述第二通孔开口延伸到所述下部子层中。3.根据权利要求2所述的方法，其中，在形成所述金属线和所述通孔之后，所述下部子层和所述上部子层均被保留。4.根据权利要求2所述的方法，其中，所述下部子层包括氧化铝，并且所述上部子层包括氮氧化硅。5.根据权利要求2所述的方法，其中，所述第三蚀刻工艺停止在所述第一层间电介质上。6.根据权利要求1所述的方法，还包括位于所述栅电极上方并连接到所述栅电极的栅极接触插塞，其中，所述蚀刻停止层位于所述栅极接触插塞和所述第一层间电介质上方并且接触所述...

【专利技术属性】
技术研发人员：陈建汉，张世郁，邱建智，陈煌明，谢志宏，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：