半导体结构的形成方法技术

一种半导体结构的形成方法，包括：提供基底，基底上形成有栅极材料层，基底包括用于形成第一晶体管的第一器件区、用于形成第二晶体管的第二器件区，第一晶体管的沟道长度大于第二晶体管的沟道长度；在第一器件区的栅极材料层上形成分立的初始掩膜层；形成初始掩膜层后，在第二器件区的栅极材料层上形成分立的核心层；形成覆盖核心层侧壁和初始掩膜层侧壁的侧墙；形成侧墙后，去除核心层，保留位于第一器件区的侧墙和初始掩膜层作为第一掩膜层，保留位于第二器件区的侧墙作为第二掩膜层；以第一掩膜层和第二掩膜层为掩膜，将栅极材料层图形化为第一栅极层和第二栅极层。本发明专利技术使得第一栅极层和第二栅极层的高度一致性较好。栅极层和第二栅极层的高度一致性较好。栅极层和第二栅极层的高度一致性较好。

【技术实现步骤摘要】
半导体结构的形成方法


[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。

技术介绍

[0002]随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展。晶体管作为基本半导体器件之一目前正被广泛应用。所以随着半导体器件密度和集成度的提高，晶体管的栅极尺寸也越来越短，传统平面晶体管对沟道电流的控制能力变弱，出现短沟道效应，引起漏电流增大，最终影响半导器件的电学性能。
[0003]为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。但是，在特征尺寸进一步减小的状况下，栅极的尺寸和形貌的精度仍对晶体管的性能具有较大的影响，鳍式场效应晶体管的性能难以进一步提高。

技术实现思路

[0004]本专利技术实施例解决的问题是提供一种半导体结构的形成方法，提升半导体结构的性能。
[0005]为解决上述问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上形成有栅极材料层，所述基底包括用于形成第一晶体管的第一器件区、以及用于形成第二晶体管的第二器件区，其中，所述第一晶体管的沟道长度大于所述第二晶体管的沟道长度；在所述第一器件区的栅极材料层上形成分立的初始掩膜层；形成所述初始掩膜层后，在所述第二器件区的栅极材料层上形成分立的核心层；形成覆盖所述核心层侧壁和初始掩膜层侧壁的侧墙；形成所述侧墙后，去除所述核心层，保留位于所述第一器件区的侧墙和初始掩膜层作为第一掩膜层，保留位于所述第二器件区的侧墙作为第二掩膜层；以所述第一掩膜层和第二掩膜层为掩膜，图形化所述栅极材料层，将所述栅极材料层图形化为分别位于所述第一器件区和第二器件区的基底上的第一栅极层和第二栅极层。
[0006]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0007]本专利技术实施例提供的形成方法中，在所述第一器件区的栅极材料层上形成分立的初始掩膜层后，在所述第二器件区的栅极材料层上形成分立的核心层，并在形成覆盖所述核心层侧壁和初始掩膜层侧壁的侧墙，后，去除所述核心层，保留位于所述第一器件区的侧墙和初始掩膜层作为第一掩膜层，保留位于所述第二器件区的侧墙作为第二掩膜层；本专利技术实施例中，所述第一晶体管的沟道长度大于所述第二晶体管的沟道长度，则形成的第一栅极层的宽度大于第二栅极层的宽度，所述第一掩膜层的宽度相应大于第二掩膜层的宽度，因此，通过采用先在第一器件区形成初始掩膜层，再在第二器件区形成核心层的方案，能够在保障所述第一掩膜层的宽度大于第二掩膜层的宽度的需求下，灵活选用所述侧墙的材料，易于选取与初始掩膜层的刻蚀选择比相近的材料，使得所述第一掩膜层与第二掩膜层的刻蚀选择比相近，从而在以所述第一掩膜层和第二掩膜层为掩膜，图形化所述栅极材
料层的过程中，有利于降低所述第一掩膜层和第二掩膜层中的任一个提早被去除的概率，进而使得第一栅极层和第二栅极层的高度一致性较好，相应有利于提高所述半导体结构的性能。
附图说明
[0008]图1至图5是一种半导体结构的形成方法中各步骤对应的结构示意图；
[0009]图6至图17是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
[0010]目前半导体结构的性能有待提高。现结合一种半导体结构的形成方法分析其性能有待提高的原因。
[0011]图1至图5是一种半导体结构的形成方法中各步骤对应的结构示意图。
[0012]参考图1，提供基底10，所述基底10上形成有栅极材料层20，所述栅极材料层20上形成有掩膜材料层30，所述基底10包括用于形成第一晶体管的第一器件区10L、以及用于形成第二晶体管的第二器件区10S，其中，所述第一晶体管的沟道长度大于所述第二晶体管的沟道长度。
[0013]继续参考图1，在所述掩膜材料层30上形成核心材料层(未示出)；图形化所述核心材料层，形成分立于所述第二器件区10S的核心层40；在所述核心层40侧壁形成侧墙41。
[0014]参考图2，形成所述侧墙41后，去除所述核心层40，保留所述侧墙41作为第二掩膜层52。
[0015]参考图3，形成覆盖所述第一器件区10L和第二器件区10S的图形材料层50，所述图形材料层50还覆盖所述第二掩膜层52。
[0016]由于后续还需要去除覆盖所述第二掩膜层52的图形材料层50，则所述图形材料层50需要选取容易去除、且与所述第二掩膜层52的材料具有较大刻蚀选择比的材料，通常，所述图形材料层50的材料为旋涂碳(spin
‑
on carbon，SOC)。
[0017]参考图4，图形化所述图形材料层50，形成分立于所述第一器件区10L的第一掩膜层51。
[0018]参考图5，以所述第一掩膜层51和第二掩膜层52为掩膜，依次图形化所述掩膜材料层30和栅极材料层20，将所述掩膜材料层30图形化为栅极掩膜层31，将所述栅极材料20图形化为分别位于所述第一器件区10L和第二器件区10S的基底10上的第一栅极层21和第二栅极层22。
[0019]由于所述图形材料层50与所述第二掩膜层52的刻蚀选择比较大，则所述第一掩膜层51与所述第二掩膜层52的刻蚀选择比较大，从而所述第一掩膜层51与第二掩膜层52的被刻蚀速率相差较大，而且，所述第一掩膜层51与第二掩膜层52的材料不同，难以通过调整所述第一掩膜层51与第二掩膜层52的高度来调整刻蚀所述第一掩膜层51与第二掩膜层52的刻蚀时间，从而在以所述第一掩膜层51和第二掩膜层52为掩膜，依次图形化所述掩膜材料层30和栅极材料层20的过程中，容易出现所述第一掩膜层51和第二掩膜层52中有一个先被去除的情况，从而导致所述第一栅极层21和第二栅极层22的高度一致性较差，影响所述半
导体结构的性能，而且，还容易造成对栅极掩膜层31的过刻蚀，所述栅极掩膜层31难以覆盖所述第一栅极层21和第二栅极层22的顶部，从而在后续形成源漏掺杂层的步骤中，容易导致在未被栅极掩膜层31完全覆盖的第一栅极层21或第二栅极层22的顶部，也形成有源漏掺杂层，影响器件的可靠性，甚至使器件损坏。
[0020]而且，由于第一掩膜层51是通过图形化所述图形材料层50的方式形成，第一掩膜层51的材料受到第二掩膜层52的限制。具体地，为了易于图形化图形材料层50，并减小对第二掩膜层52的损伤，图形材料层50通常选用易于被刻蚀的材料，相应导致第一掩膜层51的耐刻蚀度较低，依次图形化所述掩膜材料层30和栅极材料层20的过程中，第一掩膜层51的被刻蚀速率相应更快(例如，所述图形材料层50的材料为SOC，则所述第一掩膜层51的材料为SOC，SOC硬度较小，被刻蚀速率较快)，因此，第一掩膜层51更容易被提早去除。为了补偿第一掩膜层51和第二掩膜层52的耐刻蚀度差异，可以采用增加第一掩膜层51的高度的方式，但容易导致SOC扭曲，而且，刻蚀SOC的过程中，容易产生大量聚合物残留，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上形成有栅极材料层，所述基底包括用于形成第一晶体管的第一器件区、以及用于形成第二晶体管的第二器件区，其中，所述第一晶体管的沟道长度大于所述第二晶体管的沟道长度；在所述第一器件区的栅极材料层上形成分立的初始掩膜层；形成所述初始掩膜层后，在所述第二器件区的栅极材料层上形成分立的核心层；形成覆盖所述核心层侧壁和初始掩膜层侧壁的侧墙；形成所述侧墙后，去除所述核心层，保留位于所述第一器件区的侧墙和初始掩膜层作为第一掩膜层，保留位于所述第二器件区的侧墙作为第二掩膜层；以所述第一掩膜层和第二掩膜层为掩膜，图形化所述栅极材料层，将所述栅极材料层图形化为分别位于所述第一器件区和第二器件区的基底上的第一栅极层和第二栅极层。2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述初始掩膜层的步骤包括：形成覆盖所述栅极材料层的初始掩膜材料层；图形化所述初始掩膜材料层，形成分立于所述第一器件区的栅极材料层上的初始掩膜层。3.如权利要求2所述的半导体结构的形成方法，其特征在于，图形化所述初始掩膜材料层的步骤包括：在所述第一器件区的初始掩膜材料层上，形成分立的光刻胶层；将所述光刻胶层的图形传递至所述初始掩膜材料层中，对所述初始掩膜材料层进行图形化，形成所述初始掩膜层。4.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述核心层的步骤包括：在所述第二器件区的栅极材料层上形成分立的初始核心层；形成所述初始核心层之后，对所述初始核心层进行改性处理，形成核心层，所述核心层的线宽粗糙度小于所述初始核心层的线宽粗糙度。5.如权利要求4所述的半导体结构的形成方法，其特征在于，形成所述初始核心层的步骤包括：在所述栅极材料层上形成核心材料层，所述核心材料层覆盖所述初始掩膜层的侧壁；图形化所述核心材料层，形成分立于所述第二器件区的栅极材料层上的初始核心层。6.如权利要求4所述的半导体结构的形成方法，其特征在于，对所述初始核心层进行改性处理的步骤包括：去除部分高度的所述初始核心层，保留剩余高度的所述初始核心层作为生长层；在所述生长层上进行多次堆叠处理，形成位于所述生长层顶部的改性层，所述改性层与所述生长层共同作为核心层，所述改性层的线宽粗糙度小于所述初始核心层的线宽粗糙度；其中，所述堆叠处理的步骤包括：在所述生长层的顶部和侧壁生长改性材料层；刻蚀所述改性材料层，去除位于所述生长层侧壁的改性材料层，保留位于所述生长层顶部的改性材料层。7.如权利要求6所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺，去除部分高度的所述初始核心层。8.如权利要求6所述的半导体结构的形成方法，其特征在于，形成所述初始核心层的步
骤中，所述初始核心层的材料包括光刻胶；形成所述改性层的步骤中，所述改性层的材料包括有机材料；采用生长工艺，在所述生长层的顶部和侧壁生长改性材料层。9.如权利要求6所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺，刻蚀所述改性...

【专利技术属性】
技术研发人员：赵振阳，李昱辰，张海洋，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：