半导体封装件制造技术

提供了一种半导体封装件。所述半导体封装件包括：封装基底；中介体，在封装基底上；芯片堆叠体，在中介体上，芯片堆叠体包括在第一方向上堆叠的多个第一半导体芯片；第二半导体芯片，在中介体上，并且在与第一方向相交的第二方向上与芯片堆叠体间隔开；以及第一信号垫、第二信号垫和电力/接地垫，在中介体的顶表面上，其中，芯片堆叠体安装在第一信号垫上，其中，第二半导体芯片安装在第二信号垫上，其中，芯片堆叠体和第二半导体芯片连接到电力/接地垫，并且其中，电力/接地垫与芯片堆叠体的一部分和第二半导体芯片的一部分叠置。分和第二半导体芯片的一部分叠置。分和第二半导体芯片的一部分叠置。

【技术实现步骤摘要】
半导体封装件
[0001]本申请要求于2021年9月3日在韩国知识产权局提交的第10
‑
2021
‑
0117852号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用被完全包含于此。


[0002]本专利技术构思涉及一种半导体封装件和制造半导体封装件的方法，更具体地，涉及一种堆叠型半导体封装件和制造堆叠型半导体封装件的方法。

技术介绍

[0003]电子设备制造商为了生产满足高性能、高速度和紧凑尺寸要求的电子装置而处于持续不断的压力之下。为了制造这种装置，可以采用其中多个半导体芯片安装在单个封装件中的封装技术。
[0004]便携式电子装置已经具有显著的需求，结果，这些装置中的电子组件需要减小尺寸和重量。为了实现这一点，需要将多个独立的器件集成到单个封装件中的技术以及减小器件的各自尺寸的技术。特别地，其中集成有多个器件的半导体封装件应具有紧凑的尺寸、改善的热特性和优异的电性质。
[0005]由于在集成电路板中嵌入有多个半导体芯片和半导体设备以及由于半导体芯片的操作速度增大，因此在信号之间本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装件，所述半导体封装件包括：封装基底；中介体，在封装基底上；芯片堆叠体，在中介体上，芯片堆叠体包括在第一方向上堆叠的多个第一半导体芯片；第二半导体芯片，在中介体上，并且在与第一方向相交的第二方向上与芯片堆叠体间隔开；以及第一信号垫、第二信号垫和电力/接地垫，在中介体的顶表面上，其中，芯片堆叠体安装在第一信号垫上，其中，第二半导体芯片安装在第二信号垫上，其中，芯片堆叠体和第二半导体芯片连接到电力/接地垫，并且其中，电力/接地垫与芯片堆叠体的一部分和第二半导体芯片的一部分叠置。2.根据权利要求1所述的半导体封装件，其中，电力/接地垫的顶表面、第一信号垫的顶表面和第二信号垫的顶表面位于同一水平处。3.根据权利要求1所述的半导体封装件，其中，电力/接地垫、第一信号垫和第二信号垫从中介体的顶表面突出。4.根据权利要求1所述的半导体封装件，其中，中介体包括：第一布线层，具有第一介电图案和在第一介电图案中的电力/接地图案；以及第二布线层，在第一布线层上，第二布线层具有第二介电图案和在第二介电图案中的信号图案，其中，信号图案与电力/接地垫叠置。5.根据权利要求4所述的半导体封装件，其中，信号图案在电力/接地图案与电力/接地垫之间。6.根据权利要求4所述的半导体封装件，其中，电力/接地垫、第一信号垫和第二信号垫在第二介电图案的顶表面上。7.根据权利要求4所述的半导体封装件，其中，第一布线层和第二布线层中的每者设置为多个，多个第一布线层与多个第二布线层交替堆叠，所述多个第二布线层中的一个第二布线层是中介体的最顶部布线层，并且所述多个第一布线层的电力/接地图案与所述多个第二布线层的信号图案叠置。8.根据权利要求1所述的半导体封装件，其中，当在平面图中观察时，电力/接地垫覆盖芯片堆叠体与第二半导体芯片之间的区域。9.根据权利要求1至8中任一项所述的半导体封装件，其中，芯片堆叠体还包括多个虚设凸块，所述多个虚设凸块在所述多个第一半导体芯片的底表面上并且与所述多个第一半导体芯片电绝缘，其中，在所述多个第一半导体芯片中的最下面的第一半导体芯片的底表面上的虚设凸块连接到电力/接地垫。10.根据权利要求9所述的半导体封装件，其中，所述多个虚设凸块与芯片堆叠体的侧表面相邻，所述侧表面与第二半导体芯片相邻，并且
所述多个虚设凸块通过穿透所述多个第一半导体芯片的多个虚设贯穿电极彼此连接。11.根据权利要求1所述的半导体封装件，其中，芯片堆叠体通过第一连接端子连接到第一信号垫，并且通过第二连接端子连接到电力/接地垫，并且第二半导体芯片通过第三连接端子连接到第二信号垫，并且通过第四连接端子连接到电力/接地垫，其中，第一连接端子和第二连接端子为焊料球或焊料凸块，并且第三连接端子和第四连接...

【专利技术属性】
技术研发人员：崔朱燕，石敬林，李元宰，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：