三维存储器器件及其形成方法技术

在某些方面中，一种三维(3D)存储器器件包括第一半导体结构、第二半导体结构以及第一半导体结构与第二半导体结构之间的键合界面。第一半导体结构包括NAND存储器串阵列、包括第一晶体管的NAND存储器串阵列的第一外围电路、在NAND存储器串阵列与第一外围电路之间的多晶硅层、以及与第一晶体管接触的第一半导体层。多晶硅层与NAND存储器串阵列的源极接触。第二半导体结构包括NAND存储器串阵列的第二外围电路以及与第二晶体管接触的第二半导体层，该第二外围电路包括第二晶体管。第二外围电路在键合界面与第二半导体层之间。第一半导体层在多晶硅层与第二半导体层之间。多晶硅层与第二半导体层之间。多晶硅层与第二半导体层之间。

【技术实现步骤摘要】
【国外来华专利技术】三维存储器器件及其形成方法

技术介绍

[0001]本公开内容涉及存储器器件及其制造方法。
[0002]通过改进工艺技术、电路设计、编程算法和制造工艺，将平面存储器单元缩放到更小的尺寸。然而，随着存储器单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高。结果，平面存储器单元的存储器密度接近上限。
[0003]三维(3D)存储器架构可以解决平面存储器单元中的密度限制。3D存储器架构包括存储器阵列和用于促进存储器阵列的操作的外围电路。

技术实现思路

[0004]在一个方面中，一种3D存储器器件包括第一半导体结构、第二半导体结构以及第一半导体结构与第二半导体结构之间的键合界面。第一半导体结构包括NAND存储器串阵列、包括第一晶体管的NAND存储器串阵列的第一外围电路、在NAND存储器串阵列与第一外围电路之间的多晶硅层、以及与第一晶体管接触的第一半导体层。多晶硅层与NAND存储器串阵列的源极接触。第二半导体结构包括NAND存储器串阵列的第二外围电路以及与第二晶体管接触的第二半导体层，该第二外围电路包括第二晶体管。第二外围电路在键合界面本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种三维(3D)存储器器件，包括：第一半导体结构，所述第一半导体结构包括：NAND存储器串阵列；所述NAND存储器串阵列的第一外围电路，所述第一外围电路包括第一晶体管；多晶硅层，所述多晶硅层在所述NAND存储器串阵列与所述第一外围电路之间，所述多晶硅层与所述NAND存储器串阵列的源极接触；以及第一半导体层，所述第一半导体层与所述第一晶体管接触；第二半导体结构，所述第二半导体结构包括：所述NAND存储器串阵列的第二外围电路，所述第二外围电路包括第二晶体管；以及第二半导体层，所述第二半导体层与所述第二晶体管接触；以及键合界面，所述键合界面在所述第一半导体结构与所述第二半导体结构之间，其中，所述第二外围电路在所述键合界面与所述第二半导体层之间；并且所述第一半导体层在所述多晶硅层与所述第二半导体层之间。2.根据权利要求1所述的3D存储器器件，其中，所述第一外围电路在所述第一半导体层与所述多晶硅层之间。3.根据权利要求1或2所述的3D存储器器件，其中，所述第一半导体层和所述第二半导体层中的每一个包括单晶硅。4.根据权利要求1
‑
3中任一项所述的3D存储器器件，其中，所述第二半导体层的厚度大于所述第一半导体层的厚度。5.根据权利要求1
‑
4中任一项所述的3D存储器器件，其中，所述第一晶体管包括第一栅极电介质；所述第二晶体管包括第二栅极电介质；并且所述第二栅极电介质的厚度大于所述第一栅极电介质的厚度。6.根据权利要求5所述的3D存储器器件，其中，所述第一栅极电介质和所述第二栅极电介质的所述厚度之间的差是至少5倍。7.根据权利要求5或6所述的3D存储器器件，其中，所述第一半导体结构还包括所述NAND存储器串阵列的第三外围电路，所述第三外围电路包括第三晶体管，所述第三晶体管包括第三栅极电介质；并且所述第二半导体结构还包括所述NAND存储器串阵列的第四外围电路，所述第四外围电路包括第四晶体管，所述第四晶体管包括第四栅极电介质。8.根据权利要求7所述的3D存储器器件，其中，所述第三栅极电介质和所述第四栅极电介质具有相同的厚度。9.根据权利要求8所述的3D存储器器件，其中，所述第三栅极电介质和所述第四栅极电介质的所述厚度在所述第一栅极电介质和所述第二栅极电介质的所述厚度之间。10.根据权利要求7
‑
9中任一项所述的3D存储器器件，其中，所述第三外围电路和所述第四外围电路包括页缓冲器电路或逻辑电路中的至少一个。11.根据权利要求1
‑
10中任一项所述的3D存储器器件，其中，所述第一半导体结构还包括在所述多晶硅层与所述第一外围电路之间的第一互连层，所述第一互连层包括耦合到所述第一晶体管的第一互连；并且
所述第二半导体结构还包括在所述键合界面与所述第二外围电路之间的第二互连层，所述第二互连层包括耦合到所述第二晶体管的第二互连。12.根据权利要求11所述的3D存储器器件，其中，所述第一互连包括钨。13.根据权利要求11或12所述的3D存储器器件，其中，所述第一半导体结构还包括：第三互连层，使得所述NAND存储器串阵列在所述第三互连层与所述多晶硅层之间，所述第三互连层包括耦合到所述NAND存储器串阵列的第三互连；第一触点，所述第一触点穿过所述多晶硅层并且将所述第三互连耦合到所述第一互连；以及第二触点，所述第二触点穿过所述第一半导体层并且将所述第一互连耦合到所述第二互连。14.根据权利要求1
‑
13中任一项所述的3D存储器器件，其中，所述第一半导体结构还包括在所述NAND存储器串阵列上方的第一焊盘引出互连层；或者所述第二半导体结构还包括与所述第二半导体层接触的第二焊盘引出互连层。15.根据权利要求1
‑
14中任一项所述的3D存储器器件，其中，所述第二外围电路包括驱动电路，并且所述第一外围电路包括输入/输出(I/O)电路。16.根据权利要求1
‑
15中任一项所述的3D存储器器件，还包括：第一电压源，所述第一电压源耦合到所述第一外围电路并且被配置为将第一电压提供到所述第一外围电路；以及第二电压源，所述第二电压源耦合到所述第二外围电路并且被配置为将第二电压提供到所述第二外围电路，其中，所述第二电压大于所述第一电压。17.根据权利要求1
‑
16中任一项所述的3D存储器器件，其中，所述第一半导体结构还包括第一键合层，使得所述第一半导体层在所述第一键合层与所述第一外围电路之间，所述第一键合层包括第一键合触点；所述第二半导体结构还包括第二键合层，使得所述第二外围电路在所述第二键合层与所述第二...

【专利技术属性】
技术研发人员：杨远程，周文犀，夏志良，刘威，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：