存储装置制造方法及图纸

实施方式提供一种能够在写入动作中抑制并非写入对象的存储单元中的数据的写入的存储装置。存储装置具备：存储单元阵列，排列着存储器串，所述存储器串包含将与第1电位施加电极建立对应的单元晶体管和阻变存储区域并联连接而成的多个存储单元；以及电位设定电路，设定第1电位施加电极的电位。电位设定电路在将写入对象的存储单元的第1电位施加电极设定为单元晶体管成为断开状态的电位之前，将并非写入对象的存储单元的第1电位施加电极的电位设定为在写入动作中单元晶体管维持接通状态的电位。电位设定电路在将写入对象的存储单元的第1电位施加电极设定为单元晶体管成为接通状态的电位之后，将并非写入对象的存储单元的第1电位施加电极的电位设定为写入动作之前的电位。电位。电位。

【技术实现步骤摘要】
存储装置
[0001][相关申请][0002]本申请享有以日本专利申请2021
‑
138579号(申请日：2021年8月27日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的所有内容。


[0003]本专利技术的实施方式涉及一种存储装置。

技术介绍

[0004]业界提出有一种在半导体衬底上将ReRAM(Resistive Random Access Memory，电阻随机存取存储器)元件、合金型PCM(Phase Change Memory，相变存储器)元件、iPCM(Interfacial Phase Change Memory，界面相变存储器)元件等阻变型存储元件集成化而成的存储装置。

技术实现思路

[0005]本专利技术的实施方式要解决的问题在于提供一种存储装置，能够在写入动作中抑制并非写入对象的存储单元中的数据的写入。
[0006]实施方式的存储装置具备：存储单元阵列，排列着存储器串，所述存储器串包含将与第1电位施加电极建立对应的单元晶体管和阻变存储区域并联连接而成的多个存储本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储装置，具备：存储单元阵列，具有多个存储单元，且排列着多个存储器串，所述存储单元中并联连接着与多个第1电位施加电极中的任一个电极建立对应的单元晶体管和阻变存储区域，所述存储器串包含多个所述存储单元与选择所述存储单元的选择晶体管的串联连接；以及电位设定电路，通过设定所述第1电位施加电极的电位来控制所述单元晶体管的导通状态，且调整针对每个所述第1电位施加电极设定电位的时序；在构成所述存储器串的多个所述存储单元的串联连接构造的第1端部，连接通过第2电位施加电极的电位来控制导通状态的所述选择晶体管，在所述串联连接构造的第2端部连接第3电位施加电极，在对所述存储单元进行的写入动作中，所述电位设定电路在将作为与写入对象的所述存储单元建立对应的所述第1电位施加电极的选择第1电位施加电极的电位设定为所述单元晶体管成为断开状态的电位之前，将除了所述选择第1电位施加电极以外的设定对象的所述第1电位施加电极的电位设定为在写入动作中所述单元晶体管维持接通状态的电位，在将所述选择第1电位施加电极的电位设定为所述单元晶体管成为接通状态的电位之后，将所述设定对象的所述第1电位施加电极的电位设定为写入动作之前的电位，所述设定对象的所述第1电位施加电极至少包含与连接在写入对象的所述存储单元与所述选择晶体管之间的所述存储单元建立对应的所述第1电位施加电极。2.根据权利要求1所述的存储装置，其中在写入动作中，所述电位设定电路在第1时序，将所有所述第1电位施加电极设定为所述单元晶体管为接通状态的第1电位，在比所述第1时序靠后的第2时序，将所述设定对象的所述第1电位施加电极设定为比所述第1电位高且所述单元晶体管维持接通状态的第2电位，在比所述第2时序靠后的第3时序，将所述选择第1电位施加电极设定为比所述第1电位低且所述单元晶体管成为断开状态的第3电位，在比所述第3时序靠后的第4时序，将所述选择第1电位施加电极设定为所述第1电位，在比所述第4时序靠后的第5时序，将所述设定对象的所述第1电位施加电极设定为所述第1电位。3.根据权利要求1或2所述的存储装置，其中所述存储单元阵列形成...

【专利技术属性】
技术研发人员：滋贺秀裕，高岛大三郎，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：