一种叠层SOI器件结构及制备方法技术

本发明专利技术涉及一种叠层SOI器件结构及制备方法。该器件结构自上而下依次包括：顶层硅层、隔离层A、配置层、隔离层B、衬底硅层，所述器件结构还包括顶硅层有源区、位于所述顶硅层有源区外端的浅沟槽隔离区、位于所述配置层外端的有源区、依次贯穿所述浅沟槽隔离区和隔离层A的通孔、依次贯穿所述浅沟槽隔离区、隔离层A以及配置层的深沟槽隔离区，所述顶硅层有源区包括：位于所述顶层硅层上方的栅极、栅介质层，位于所述顶层硅层横向两端的源极和漏极，位于所述配置层外端的有源区包括：位于通孔下方的第一P型区，位于漏极左侧的N型区，位于N型区左侧的第二P型区。该器件结构能够避免背栅偏压过补偿对器件其他性能的影响。补偿对器件其他性能的影响。补偿对器件其他性能的影响。

【技术实现步骤摘要】
一种叠层SOI器件结构及制备方法


[0001]本专利技术属于半导体领域，特别涉及一种叠层SOI器件结构及制备方法。

技术介绍

[0002]SOI(Silicon On Insulator)材料是一种具有“顶层硅/埋氧层/衬底”独特三层结构的半导体材料，顶层单晶硅薄膜用来制造半导体器件，器件与衬底之间有一层埋氧层隔离开。SOI技术作为一种全介质隔离技术，与体硅技术相比，具有低功耗、抗单粒子辐射能力强、抗干扰能力强、消除了闩锁效应等优点。但也由于埋氧层的存在，SOI器件的抗总剂量辐射能力很差。当SOI器件遭受电离辐射时，会导致埋氧层中产生净的正电离累积，导致SOI NMOS器件的背栅阈值电压降低和器件关态漏电流增加，影响SOI电路的可靠性甚至导致失效。
[0003]目前，提高SOI器件抗总剂量辐射能力的方法主要有两种方式。一是将硅离子直接注入到SOI材料的埋氧层中并退火，该方法能够在埋氧层中产生硅纳米晶体，引入电子陷阱来俘获辐射产生的电子，补偿埋氧层中累积的空穴。二是在埋氧层中插入一层中间硅，通过对中间硅外加偏压补偿埋氧层中积累空穴的影响。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种叠层SOI器件结构，其特征在于，自上而下依次包括：顶层硅层、隔离层A、配置层、隔离层B、衬底硅层，所述器件结构还包括顶硅层有源区、位于所述顶硅层有源区外端的浅沟槽隔离区、位于所述配置层外端的有源区、依次贯穿所述浅沟槽隔离区和隔离层A的通孔、依次贯穿所述浅沟槽隔离区、隔离层A以及配置层的深沟槽隔离区，所述顶硅层有源区包括：位于所述顶层硅层上方的栅极、栅介质层，位于所述顶层硅层横向两端的源极和漏极，位于所述配置层外端的有源区包括：位于通孔下方的第一P型区，位于漏极左侧的N型区，位于N型区左侧的第二P型区。2.根据权利要求1所述的叠层SOI器件结构，其特征在于，所述通孔通过粒子注入或者掺杂形成重型N掺杂或者P掺杂区域，在所述配置层与所述通孔的界面处形成欧姆接触区。3.根据权利要求1所述的叠层SOI器件结构，其特征在于，所述隔离层A和隔离层B材料选自二氧化硅、玻璃、蓝宝石的中的一种或几种；配置层材料选自N型或P型半导体材料；通孔中采用钨合金填充；衬底硅层为衬底硅层；栅极材料选自多晶硅、金属栅极中的一种或几种；栅介质层材料选自二氧化硅、高K材料中的一种或几种。4.一种叠层SOI器件结构的制备方法，包括：(1)提供...

【专利技术属性】
技术研发人员：魏星，高远，薛忠营，常永伟，汪子寒，董晨华，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：