【技术实现步骤摘要】
半导体结构及其形成方法
[0001]本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
[0002]随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，为了适应工艺节点的减小，不得不断缩短晶体管的沟道长度。
[0003]为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如：鳍式场效应晶体管(FinFET)和全包围栅极(Gate
‑
all
‑
around，GAA)晶体管等。其中，鳍式场效应晶体管中，栅极三面包围鳍状(Fin)的沟道；全包围栅极晶体管中，栅极从四周包围沟道所在的区域。与平面晶体管相比，鳍式场效应晶体管和全包围栅极晶体管的栅极对沟道的控制能力更强，能够更好的抑制短沟道效应。
[0004]但是，目前半导体结构...
【技术保护点】
【技术特征摘要】
1.一种半导体结构，其特征在于，包括：基底，包括衬底以及多个分立于衬底上的凸起结构，所述凸起结构包括凸起部和位于凸起部上的沟道结构；隔离层，位于所述衬底上且围绕凸起部，所述隔离层顶面低于所述凸起结构顶面；器件栅极结构，位于所述隔离层上且横跨所述沟道结构；源漏掺杂层，位于所述器件栅极结构两侧的沟道结构内，且所述源漏掺杂层的底部与所述凸起部之间形成有空隙。2.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：层间介质层，位于所述器件栅极结构露出的隔离层上，所述层间介质层覆盖所述源漏掺杂层；所述层间介质层填充部分的所述空隙，或者所述层间介质层填充满所述空隙。3.如权利要求1所述的半导体结构，其特征在于，所述隔离层包括：位于所述器件栅极结构下方的第一隔离层以及位于所述栅极结构侧部的第二隔离层；所述第二隔离层的顶面，低于所述第一隔离层的顶面。4.如权利要求1所述的半导体结构，其特征在于，所述源漏掺杂层包括：侧壁外延层，与所述器件栅极结构下方的沟道结构的侧壁相接触；源漏外延层，位于所述侧壁外延层的侧壁上。5.如权利要求4所述的半导体结构，其特征在于，所述侧壁外延层的材料包括：硅、磷化硅、锗化硅、碳化硅、锗、氮化镓、砷化镓和镓化铟中的一种或多种。6.如权利要求1所述的半导体结构，其特征在于，沿垂直于所述源漏掺杂层底壁的方向，所述空隙的高度为5nm至10nm。7.如权利要求1所述的半导体结构，其特征在于，所述衬底的材料包括单晶硅、锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种；所述凸起部的材料包括单晶硅、锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种；所述沟道结构的材料包括：单晶硅、锗、锗化硅、碳化硅、氮化镓、砷化镓和镓化铟中的一种或多种。8.如权利要求1所述的半导体结构，其特征在于，所述凸起结构为鳍部，所述凸起部和所述沟道结构为一体型结构；或者，所述沟道结构包括悬置于所述凸起部上的一个或多个间隔设置的沟道层；所述器件栅极结构包围所述沟道层。9.如权利要求1所述的半导体结构，其特征在于，所述器件栅极结构包括栅介质层和位于所述栅介质层上的栅极层。10.如权利要求9所述的半导体结构，其特征在于，所述栅介质层的材料包括：氧化硅、掺氮氧化硅、HfO2、ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、La2O3和Al2O3中的一种或多种；所述栅极层的材料包括：TiN、TaN、Ti、Ta、TiAL、TiALC、TiSiN、W、Co、Al、Cu、Ag、Au、Pt和Ni中的一种或多种。11.一种半导体结构的形成方法，其特征在于，包括：提供基底，包括衬底以及多个分立于衬底上的凸起结构，所述凸起结构包括凸起部和位于凸起部上的沟道结构，所述衬底上形成有围绕凸起部的隔离层，所述隔离层顶面低于
所述凸起结构顶面；在所述隔离层上形成横跨所述沟道结构的栅极结构；在所述栅极结构两侧的沟道结构中形成源漏凹槽；在所述源漏凹槽的底部形成牺牲外延层；在所述牺牲外延层上形成位于源漏凹槽内的源漏掺杂层；去除所述牺牲外延层，在所述源漏掺杂层的下方与所述凸起部之间形成...
【专利技术属性】
技术研发人员：金吉松，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。