半导体器件和制造半导体器件的方法技术

本公开涉及一种半导体器件和制造半导体器件的方法，该半导体器件包括引线框架；管芯，其使用第一焊料附接至引线框架；源极夹具和栅极夹具，源极夹具和栅极夹具使用第二焊料附接至管芯；以及漏极夹具，其附接至引线框架。该半导体器件倒置，使得源极夹具和栅极夹具位于半导体器件的底侧，并且其中，引线框架位于半导体器件的顶侧，使得引线框架是顶部露出的漏极夹具。夹具。夹具。

【技术实现步骤摘要】
半导体器件和制造半导体器件的方法


[0001]本专利技术涉及一种半导体器件。本专利技术还涉及一种制造半导体器件的方法。

技术介绍

[0002]美国专利US6777800B2中描述了一种已知的无损耗封装(LFPAK)半导体器件。半导体管芯安装至具有引线的引线框架。导线将半导体管芯与引线联接。然后，将导线、半导体管芯以及大部分引线框架封装在模制材料中。然后，使模制材料成形。形成的半导体管芯封装包括模制体，该模制体具有从该模制体横向延伸远离的引线。将半导体管芯封装安装至电路板上。
[0003]随着消费类电子产品(例如，手机、膝上型计算机等)的尺寸持续减小，对更薄的电子设备和更薄的电子部件的需求不断增加。另外，应该使半导体管芯封装的散热特性得到改善。例如，诸如竖直MOSFET(金属氧化物场效应晶体管)等功率半导体器件可以产生大量的热量。对于高输出功率应用(例如，大于60瓦)，需要特殊封装来移除来自功率晶体管的热量以防止过热。过热还会降低功率晶体管的工作特性。
[0004]在上述专利中描述的一个实施例中，半导体管芯封装包括：(a)半导体管芯，其包括第一表面、第二表面、以及竖直功率MOSFET，所述竖直功率MOSFET在第一表面处具有栅极区和源极区并且在第二表面处具有漏极区；(b)漏极夹具，其具有主表面并且与漏极区电联接；(c)栅极引线，其与栅极区电联接；(d)源极引线，其与源极区电联接；以及(e)非导电模制材料，其对半导体管芯进行封装，其中，通过非导电模制材料使漏极夹具的主表面露出。
[0005]在上述专利的另一实施例中，半导体管芯封装包括：(a)半导体管芯，其包括第一表面、第二表面、以及竖直功率MOSFET，所述竖直功率MOSFET在第一表面处具有栅极区和源极区并且在第二表面处具有漏极区；(b)漏极夹具，其具有主表面并且与漏极区电联接；(c)漏极引线，其与漏极夹具的一端电联接；(d)栅极引线，其与栅极区电联接；(e)源极引线结构，其包括至少一个源极引线和具有主表面的突出区，以及与源极引线结构的主表面相反的管芯附接表面，该管芯附接表面与源极区电联接；以及(f)非导电模制材料，其对半导体管芯进行封装，其中，通过非导电模制材料使漏极夹具的主表面露出。
[0006]图1示出了另一种已知的半导体器件。该器件包括倒置MOSFET封装，其中在具有鸥翼引线的器件顶部上具有露出的漏极片。
[0007]在本领域中还已知将若干半导体部件组合为单个封装的半导体封装，以便通过将相关和从属电路部件保持紧密接近来简化电路设计、降低成本并且提供更高效率和改善性能。与使用分立部件相比，这些一体的多芯片器件封装有利于应用集成以及更好的电气和热性能。此种将电路集成度提高的趋势导致了功率方形扁平无引线(PQFN)封装的开发和使用，该功率方形扁平无引线封装可以包括诸如12mm
×
12mm的更大形状因数的多芯片模块(MCM)。通过在PQFN封装的底面上露出大面积的管芯焊盘，对需要高效散热的高功率密度电路应用的性能进行优化。
[0008]PQFN封装的一个优点是制造成本低，这是因为PQFN封装的基材是使用简单的低成
本引线框架而非昂贵的多层基板。然而，由于这种单层构造，特别是对于由12mm
×
12mm形状因数支持的更大并且更复杂的多芯片模块而言，电线和布线成为特别的挑战。使用多层基板将诸如功率MOSFET和IGBT等功率器件进行直接互连的封装设计无法使用简单的单层引线框架。由于大部分顶面电气互连必须通过导线结合，因此必须仔细设计导线布局以防止导线短路。虽然增加封装厚度可以降低导线短路的风险，但是由于可能增加封装破裂的风险，所以为了维持封装可靠性通常不期望增加封装厚度。

技术实现思路

[0009]各个示例性实施例针对如上所述的缺点和/或可以从以下公开内容中变得显而易见的其它缺点。
[0010]根据本专利技术的实施例，半导体器件包括引线框架、使用第一焊料附接至引线框架的管芯、使用第二焊料附接至管芯的源极夹具和栅极夹具、以及附接至引线框架的漏极夹具。将半导体器件倒置，使得源极夹具和栅极夹具位于半导体器件的底侧，并且其中，引线框架位于半导体器件的顶侧，使得引线框架是顶部露出的漏极夹具(top exposed drain clip)。
[0011]漏极夹具可以由铜制成。漏极夹具可以是弯曲柱。在本专利技术的优选实施例中，弯曲柱具有约90度的弯曲角。
[0012]在本专利技术的实施例中，弯曲柱布置成防止半导体器件内的任何机械倾斜。
[0013]在本专利技术的另一实施例中，弯曲柱布置成将半导体器件的所有部分维持在相同水平。
[0014]如上述实施例所述的半导体器件可以是PQFN半导体器件、或HEMT半导体器件、或MOSFET半导体器件。
[0015]在本专利技术的一个实施例中，如上述实施例所述的半导体器件还包括两个冷却系统，第一冷却系统位于半导体器件的顶侧，并且第二冷却系统位于半导体器件的底侧。
[0016]本专利技术还涉及一种制造半导体器件的方法，其中，该方法包括以下步骤：
[0017]‑
产生包括多个引线框架的引线框架矩阵，
[0018]‑
将第一焊料印刷在引线框架矩阵的顶部上，
[0019]‑
将管芯经由焊料附接至各自的引线框架，
[0020]‑
产生源极夹具、栅极夹具和漏极夹具，
[0021]o其中，漏极夹具弯曲并且附接至各自引线框架，并且
[0022]o其中，源极夹具和漏极夹具附接至各自管芯，
[0023]‑
回流，
[0024]‑
清洗，
[0025]‑
模制阵列封装(mold array packing)，
[0026]‑
研磨或抛光以便露出源极端子、栅极端子和漏极端子，
[0027]‑
镀锡，
[0028]‑
切单(singulation)，
[0029]‑
测试，
[0030]‑
倒置半导体器件，以及
[0031]‑
安装。
[0032]如上述实施例所述并且具有弯曲Cu柱的半导体器件提供了额外优点，这是因为弯曲Cu柱保护了夹具矩阵，该弯曲Cu柱用作支脚以避免任何机械倾斜，并且该弯曲Cu柱设置为将半导体器件的所有部分维持在相同水平。
[0033]根据本专利技术的实施例对半导体器件进行倒置为半导体器件提供了显著优点，这是因为倒置半导体器件将产生源极封装/半导体器件，这显著改善了封装/半导体器件的电阻、电感、电流处理能力和更好的热性能。
[0034]根据本专利技术的实施例的半导体器件(该半导体器件具有源极向下冷却封装)具有多个优点。半导体器件更具有成本效益。
附图说明
[0035]为了能够详细理解本公开的特征，参照实施例进行更具体的描述，其中一些实施例在附图中示出。然而，应当注意的是，附图仅示出了典型实施例，因此不应认为是对本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：
‑
引线框架，
‑
管芯，其使用第一焊料附接至所述引线框架，
‑
源极夹具和栅极夹具，所述源极夹具和所述栅极夹具使用第二焊料附接至所述管芯，以及
‑
漏极夹具，其附接至所述引线框架，其中，所述半导体器件倒置，使得所述源极夹具和所述栅极夹具位于所述半导体器件的底侧，并且其中，所述引线框架位于所述半导体器件的顶侧，使得所述引线框架是顶部露出的漏极夹具。2.根据权利要求1所述的半导体器件，其中，所述漏极夹具由铜制成。3.根据前述权利要求中任一项所述的半导体器件，其中，所述漏极夹具是弯曲柱。4.根据权利要求3所述的半导体器件，其中，所述弯曲柱具有约90度的弯曲角。5.根据权利要求3或4所述的半导体器件，其中，所述弯曲柱布置成防止所述半导体器件内的任何机械倾斜。6.根据权利要求3、4或5所述的半导体器件，其中，所述弯曲柱布置成将所述半导体器件的所有部分维持在相同水平。7.根据前述权利要求中任一项所述的半导体器件，其中，所述半导体器件是PQFN半导体器件、或HEMT半导体器件、或MOSFET半导...

【专利技术属性】
技术研发人员：里卡多，
申请(专利权)人：安世有限公司，
类型：发明
国别省市：