GGNMOS静电防护器件及其制作方法技术

本发明专利技术实施例提供一种GGNMOS静电防护器件及其制作方法，包括：P型衬底、N型埋层、第一N型深阱、第二N型深阱与第一P型阱；第一N型深阱、第二N型深阱上还设有第一N+注入区、第四N+注入区；第一P型阱上设有P型半导体衬底以及第一NMOS的栅区、源区以及漏区，其中，第一NMOS的漏区被加宽；第一N型深阱、第二N型深阱以及第一N+注入区、第四N+注入区与N型埋层构成N型隔离带；P型半导体衬底与第一NMOS的源区连接在一起并作为器件的阴极，第一NMOS的漏区与第一N型深阱、第二N型深阱上的第一N+注入区、第四N+注入区连接在一起并作为器件的阳极；第一NMOS的栅区位于第二N+与第三N+注入区之间；第一NMOS的栅区接第一PMOS和电容C以及反相器的耦合电路。耦合电路。耦合电路。

【技术实现步骤摘要】
GGNMOS静电防护器件及其制作方法


[0001]本专利技术涉及静电防护领域，尤其涉及一种栅极接地NMOS管(gate
‑
grounded NMOS，GGNMOS)静电防护器件及其制作方法。

技术介绍

[0002]随着半导体制程工艺的进步，集成电路特征尺寸越来越小，芯片集成度越来越高，静电造成芯片以及电子产品失效的情况愈加严重了。对电子产品以及集成电路芯片进行ESD防护成为了产品工程师们面临的主要难题之一。
[0003]栅极接地的NMOS(GGNMOS)是一种比较常用的静电防护器件，传统的MOSFET是一种四端口器件，其自身能与工艺兼容，结构简单，便于仿真，具有回滞特性，鲁棒性较强。但是由于其通常需要外加辅助电路，因此会占用较大的硅片面积，而且MOS管在表面泄放大电流时容易造成器件热失效，需要在设计的时候重点考虑。GGNMOS是在传统的MOSFET基础上改良而来的，GGNMOS主要依靠漏极的雪崩击穿来实现NPN晶体管导通。本专利技术在GGNMOS的基础上，增加了反相器，能够防止出现误触发的情况，以及降低触发电压，增强GGNMOS的驱动能力，使得GGNMOS的导通更加均匀，并且使用PMOS和电容耦合的侦测电路，由于PMOS的响应速度极快，GGNMOS能以更快速度开启，防止静电防护器件由于开启速度太慢，ESD脉冲损害到内部电路。
[0004]传统的RC耦合的静电防护器件的剖面图见图1，其等效电路图见图2。当ESD脉冲加在器件的阳极时，RC就会在NMOS的栅极耦合上一个电压，这个栅压可以使得NMOS管沟道导通，电流从漏极到沟道流到源端，然后漏极和源极间的电压会继续上升到达某一个电流值，因此沟道会有一定的电流流到衬底，MOS管不需要经过雪崩击穿就会进入滞回区，寄生三极管导通。但是RC耦合电路里的R越大对NMOS管栅上的电压电流泄放能力越慢，起到一个延迟的作用，应使MOS管在ESD时间内都保持开启，但C取值太大，容易造成误触发，R取太大，容易造成ESD事件过去后仍然保持导通，造成额外的功耗，所以还需要作出一定权衡。

技术实现思路

[0005]本专利技术提供了一种结构简单的PMOS和电容耦合快速开启且防止误触发的GGNMOS静电防护器件及其制作方法。
[0006]为达到上述目的，本专利技术实施例的技术方案是这样实现的：
[0007]本专利技术实施例提供的一种GGNMOS静电防护器件，包括：
[0008]P型衬底；
[0009]所述P型衬底中设有N型埋层；
[0010]所述N型埋层上方有第一N型深阱、第二N型深阱与第一P型阱；
[0011]所述第一N型深阱、所述第二N型深阱上还设有第一N+注入区、第四N+注入区；
[0012]所述第一P型阱上设有P型半导体衬底以及第一NMOS的栅区、源区以及漏区，其中，所述第一NMOS的漏区被加宽；
[0013]所述第一N型深阱、所述第二N型深阱以及所述第一N+注入区、所述第四N+注入区与所述N型埋层构成N型隔离带；
[0014]所述P型半导体衬底与所述第一NMOS的源区连接在一起并作为器件的阴极，所述第一NMOS的漏区与所述第一N型深阱、所述第二N型深阱上的所述第一N+注入区、所述第四N+注入区连接在一起并作为器件的阳极；
[0015]所述第一NMOS的栅区位于所述第二N+与所述第三N+注入区之间；
[0016]所述第一NMOS的栅区接第一PMOS和电容C以及反相器的耦合电路。
[0017]其中，所述第二N+注入区和所述第三N+注入区之间是由所述第一NMOS的栅区隔开，任意两个注入区之间都由场氧隔离区隔开，从左到右依次为第一场氧隔离区、第二场氧隔离区、第三场氧隔离区、第四场氧隔离区以及第五场氧隔离区。
[0018]其中，所述第一场氧隔离区左侧位于所述P型衬底左侧边缘，所述第一场氧隔离区右部位于所述第一N+注入区左侧，所述第二场氧隔离区左侧位于所述第一N+注入区右侧，第二场氧隔离区右部位于所述第二N+注入区左侧，所述第三场氧隔离区左侧位于第三N+注入区右侧，所述第三场氧隔离区右部位于所述第一P+注入区左侧，所述第四场氧隔离区左侧位于所述第一P+注入区右侧，所述第四场氧隔离区右部位于所述第四N+注入区左侧，所述第五场氧隔离区左侧位于所述第四N+注入区右侧，所述第五场氧隔离区右部位于所述P型衬底右侧边缘。
[0019]其中，所述反相器包括第二PMOS以及第二NMOS；所述第二PMOS的衬底和源区接阳极，所述第二NMOS的衬底和源区接阴极；所述第二PMOS的漏区和所述第二NMOS的漏区连接作为反相器的F端；所述第二PMOS的栅区和所述第二NMOS的栅区连接作为反相器的E端。
[0020]本专利技术实施例还提供了一种GGNMOS静电防护器件的制作方法，其特征在于，所述方法包括：
[0021]步骤一：在P型衬底中形成N型埋层；
[0022]步骤二：在所述N型埋层上方生成第一N型深阱和第二N型深阱；
[0023]步骤三：在所述N型埋层上方，与所述N型深阱同样深度的地方，生成第一P阱，所述第一P阱与所述N型深阱之间距离为零；
[0024]步骤四：在所述第一P阱上生成第一P+注入与第二N+注入和第三N+注入，在所述第一N型深阱上生成第一N+注入,在第三N型深阱上生成第四N+注入；
[0025]步骤五：在所述第二N+注入和第三N+注入之间生成POLY栅；
[0026]步骤六：从左至右依次生成第一场氧隔离区至第五场氧隔离区；
[0027]步骤七：对所有注入区进行退火处理，消除杂质在注入区进行的迁移；
[0028]步骤八：用金属将第二PMOS的衬底和源区连接在一起并连接到器件的阳极，将第二NMOS的衬底和源区连接在一起并连接到器件的阴极；用金属将所述第二PMOS的漏区和所述第二NMOS的漏区连接在一起并作为反相器的F端，将所述第二PMOS的栅区和所述第二NMOS的栅区连接在一起并作为反相器的E端；
[0029]步骤九：用金属层将所述第一P+注入区和所述第三N+注入区连接在一起并作为器件的阴极，将所述第一N+注入区、所述第二N+注入区、所述第四N+注入区连接在一起并作为器件的阳极，栅端与反相器的F端连接到一起，反相器的E端与阴极之间连接一个电容，反相器的E端与阳极之间连接第一PMOS，第一PMOS的栅极接到阴极。
[0030]其中，所述方法之前还包括：
[0031]在所述P型衬底上生长一层二氧化硅薄膜，之后淀积一层氮化硅；旋涂光刻胶层于晶圆上，加掩膜版对其进行曝光以及显影，形成隔离浅槽；将二氧化硅、氮化硅和隔离浅槽进行刻蚀，去除光刻胶层，淀积一层二氧化硅，然后进行化学机抛光，直到氮化硅层为止，去除掉氮化硅层。
[0032]本专利技术实施例提供了一种GGNMOS静电防护器件及其制作方法，有益效果在于：
[0033]1、本专利技术的GGNMOS上漏区加宽，可以提高二次失效电流。
[0034]2、本专利技术增加了反相本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种GGNMOS静电防护器件，其特征在于，包括：P型衬底；所述P型衬底中设有N型埋层；所述N型埋层上方有第一N型深阱、第二N型深阱与第一P型阱；所述第一N型深阱、所述第二N型深阱上还设有第一N+注入区、第四N+注入区；所述第一P型阱上设有P型半导体衬底以及第一NMOS的栅区、源区以及漏区，其中，所述第一NMOS的漏区被加宽；所述第一N型深阱、所述第二N型深阱以及所述第一N+注入区、所述第四N+注入区与所述N型埋层构成N型隔离带；所述P型半导体衬底与所述第一NMOS的源区连接在一起并作为器件的阴极，所述第一NMOS的漏区与所述第一N型深阱、所述第二N型深阱上的所述第一N+注入区、所述第四N+注入区连接在一起并作为器件的阳极；所述第一NMOS的栅区位于所述第二N+与所述第三N+注入区之间；所述第一NMOS的栅区接第一PMOS和电容C以及反相器的耦合电路。2.根据权利要求1所述的GGNMOS静电防护器件，其特征在于，所述第二N+注入区和所述第三N+注入区之间是由所述第一NMOS的栅区隔开，任意两个注入区之间都由场氧隔离区隔开，从左到右依次为第一场氧隔离区、第二场氧隔离区、第三场氧隔离区、第四场氧隔离区以及第五场氧隔离区。3.根据权利要求2所述的GGNMOS静电防护器件，其特征在于，所述第一场氧隔离区左侧位于所述P型衬底左侧边缘，所述第一场氧隔离区右部位于所述第一N+注入区左侧，所述第二场氧隔离区左侧位于所述第一N+注入区右侧，第二场氧隔离区右部位于所述第二N+注入区左侧，所述第三场氧隔离区左侧位于第三N+注入区右侧，所述第三场氧隔离区右部位于所述第一P+注入区左侧，所述第四场氧隔离区左侧位于所述第一P+注入区右侧，所述第四场氧隔离区右部位于所述第四N+注入区左侧，所述第五场氧隔离区左侧位于所述第四N+注入区右侧，所述第五场氧隔离区右部位于所述P型衬底右侧边缘。4.根据权利要求1所述的GGNMOS静电防护器件，其特征在于，所述反相器包括第二PMOS以及第二NMOS；所述第二PMOS的衬底和源区接阳极，...

【专利技术属性】
技术研发人员：董鹏，张玉叶，汪洋，金湘亮，李幸，骆生辉，
申请(专利权)人：湖南静芯微电子技术有限公司，
类型：发明
国别省市：