一种内嵌PMOS的双向可控硅静电防护器件及其制作方法技术

本发明专利技术公开了一种内嵌PMOS的双向可控硅静电防护器件，包括P型衬底；衬底中设有N型埋层；N型埋层上方有N型深阱；N型深阱内设有第一P阱、第二P阱，以及第一N阱；利用跨接在第一N阱与第二P阱中多晶硅栅接阴极来引导电流，其中接阴极的多晶硅栅能产生垂直向上的电场力，促进载流子在P阱中的运动，从而减小导通电阻；第一N阱中的P+与第一P阱中的N+短接，使其在传统的双向可控硅静电防护器件的基础上增加一条ESD电流泄放路径，可有效地抑制SCR泄放路径的正反馈效应；本发明专利技术的可控硅整流器静电释放器件具有低触发电压及高的抗ESD能力的特点，可在有效避免闩锁效应的同时实现高防护等级。在有效避免闩锁效应的同时实现高防护等级。在有效避免闩锁效应的同时实现高防护等级。

【技术实现步骤摘要】
一种内嵌PMOS的双向可控硅静电防护器件及其制作方法


[0001]本专利技术涉及静电防护领域，特别涉及一种内嵌PMOS的双向可控硅静电防护器件及其制作方法。

技术介绍

[0002]随着半导体制程工艺的进步，ESD是影响集成电路芯片可靠性的关键因素之一，ESD每年在IC成品率和早期现场失效方面使世界电子工业蒙受数十亿美元的损失，ESD造成的芯片失效占到了芯片失效总数的12％以上。ESD设计窗口是产品工程师在进行ESD防护设计时需要重点考虑的问题，其中包括触发电压V
t1
、触发电流I
t1
、维持电压V
h
、维持电流I
h
、失效电压V
t2
、失效电流I
t2
、导通电阻R
on
。ESD防护器件的触发电压要小于核心电路被保护端口的最高耐压即漏源击穿电压，通常触发电压要低最高耐压的10％～20％；ESD防护器件的维持电压要高于核心电路正常工作电压的1.1～1.2倍，保护核心电路不会因为ESD防护器件始终保持开启状态而无法关断形成闩锁；ESD防护器件的失效电流I
t2
是衡量ESD防护器件鲁棒性强弱程度的重要参数之一，表示ESD防护器件所能承受的最大电流，并且如果要对核心电路进行有效防护，在达到失效电流I
t2
时，ESD防护器件的钳位电压要小于被保护端口的最高耐压；ESD防护器件的导通电阻R
on
是器件进入维持点以后的电阻特性，跟维持电压V
hr/>、维持电流I
h
、失效电压V
t2
、失效电流I
t2
有关，根据欧姆定律可知导通电阻R
on
表示为失效电压V
t2
、维持电压V
h
差值与失效电流I
t2
、维持电流I
h
差值的比值；人体模式HBM将人体的等效电阻视为1.5kΩ，HBM防护等级为1500倍的I
t2
。
[0003]ESD引起失效的模式分别有硬失效、软失效、潜在失效。而引起这些失效的原因又可以分为电失效以及热失效。其中热失效指的是当ESD脉冲来临的时候，在芯片局部产生了几安培至几十安培的电流，持续时间短但是会产生大量的热量使得局部的金属连线熔化或者会使得芯片产生热斑，从而导致了二次击穿。电失效指的是加在栅氧化层的电压形成的电场强度大于了介电强度，使得表面产生击穿或者是介质的击穿。由于ESD对芯片造成的威胁越来越严重，其物理机制研究越来越受到重视。
[0004]传统的可控硅器件与其他ESD器件相比，其自身具有双电导调制机构，单位面积泄放效率高，单位寄生电容小，鲁棒性最好。但是由于其触发电压高，维持电压低容易造成闩锁，需要在设计的时候重点考虑。双向可控硅器件是在传统可控硅基础上改良而来的，可以认为是一些反并联连接的普通可控硅的集成，其工作原理与传统单向可控硅相同，可以分别在正反两个方向对电压进行箝位。
[0005]传统的双向可控硅静电防护器件的剖面图见图1，其等效电路图见图2。当ESD脉冲加在双向SCR阳极时，N型深阱与第三P+注入区形成反偏PN节。当这个脉冲电压高于这个PN结的雪崩击穿电压的时候，器件的内部就会产生大量的雪崩电流，电流的流通路径为经过第二P阱寄生电阻流向了另一端，即阴极。当这个寄生的阱电阻两端的电压高于纵向NPN三极管的集电极
‑
基极结(由第二P阱与第二N+注入构成)的正向的导通电压的时候，此三极管开启。此三极管开通后，为横向PNP三极管提供基极电流，横向PNP三极管也开启后，也为纵
向NPN三极管提供基极电流，构成正反馈回路。故之后即使没有雪崩电流，由于三极管导通，也可以泄放静电。双向SCR为一个对称结构，当阴极出现ESD脉冲的时候，N型深阱与第二P+注入区产生的PN结雪崩击穿，使得PNP三极管与NPN三极管先后导通泄放静电。但是SCR具有高触发电压以及低维持电压，易超出设计窗口，容易造成闩锁，故需要提高其维持电压。但是提高维持电压的方法，会降低器件的鲁棒性，所以还需要着重考虑其鲁棒性。

技术实现思路

[0006]为了解决上述技术问题，本专利技术提供一种内嵌PMOS的双向可控硅静电防护器件及其制作方法。
[0007]本专利技术解决上述问题的技术方案是：
[0008]第一方面，本专利技术实施例提供了一种内嵌PMOS的双向可控硅静电防护器件，包括P型衬底；所述衬底中设有N型埋层；所述N型埋层上方为N型深阱；所述N型深阱上设有第一N阱、第一P阱、第二P阱；所述N型深阱上从左往右依次设有第一P阱与第一N阱与第二P阱；所述第一P阱上从左往右依次设有第一P+注入、第一N+注入、第二P+注入、第二N+注入；所述第一N阱上设有第三P+注入；所述第二P阱上从左到右依次设有第四P+注入、第三N+注入；所述第一栅极在第一N阱与第二P阱之间。
[0009]所述第一P阱中的第一P+注入、第二P+注入两个电极均连接在一起并作为器件的阳极；第二P阱中的第三N+注入与第一栅极连接在一起作为器件的阴极；第一P阱中的第一N+注入与第二P阱中的第四P+注入通过金属线连接在一起，不接电位；第一P阱中的第二N+注入与第一N阱中的第三P+注入通过金属线连接在一起，不接电位。
[0010]优选地，有七个场氧隔离区；所述第一场氧隔离区在第一P+注入区左侧与P型衬底左侧边缘之间，第二场氧隔离区在第一P+注入区与第一N+注入区之间，第三场氧隔离区在第一N+注入区与第二P+注入区之间，第四场氧隔离区在第二P+注入区与第二N+注入区之间，第五场氧隔离区在第二N+注入区与第三P+注入区之间，第六场氧隔离区在第四P+注入区与第三N+注入区之间，第七场氧隔离区在第三N+注入区与P型衬底右侧边缘之间。
[0011]优选地，所述第一场氧隔离区位于P型衬底左侧边缘表面；第二场氧隔离区、第三场氧隔离区、第四场氧隔离区、第五场氧隔离区位于第一P阱表面；第六场氧隔离区位于第二P阱表面；第七场氧隔离区位于P型衬底右侧边缘表面。
[0012]优选地，当ESD脉冲到达器件的阳极，器件的阴极接低电位时，当ESD脉冲到达器件的阳极，器件的阴极接低电位时，其触发电流会从阳极进入，依次经过第一P阱中的第一P+注入、第二P+注入、第一N+注入以及第二P阱中的第四P+注入、第三N+注入，最终由阴极流出。第一P阱/第一N阱/第一P阱构成一个寄生三极管PNP，第一N阱/第二P阱/第二P阱中的第三N+注入构成一个寄生三极管NPN，当PNP和NPN开启后，构成正向SCR路径，其击穿面为第一N阱与第二P阱之间。
[0013]优选地，当ESD脉冲到达器件的阴极，器件的阳极接低电位时，第二P阱中的第三N+注入/第二P阱/第一N阱构成寄生三极管NPN，第二P阱/第一N阱/第一P阱构成寄生三极管PNP，当PNP和NPN开启后，构成反向SCR路径，其击穿面为第一N阱与第一P阱之间。
[0014]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种内嵌PMOS的双向可控硅静电防护器件，其特征在于：包括P型衬底；所述衬底中设有N型埋层；所述N型埋层上方为N型深阱；所述N型深阱上设有第一N阱、第一P阱、第二P阱；所述N型深阱上从左往右依次设有第一P阱与第一N阱与第二P阱；所述第一P阱上从左往右依次设有第一P+注入、第一N+注入、第二P+注入、第二N+注入；所述第一N阱上设有第三P+注入；所述第二P阱上从左到右依次设有第四P+注入、第三N+注入；所述第一栅极在第一N阱与第二P阱之间；所述第一P阱中的第一P+注入、第二P+注入两个电极均连接在一起并作为器件的阳极；第二P阱中的第三N+注入与第一栅极连接在一起作为器件的阴极；第一P阱中的第一N+注入与第二P阱中的第四P+注入通过金属线连接在一起，不接电位；第一P阱中的第二N+注入与第一N阱中的第三P+注入通过金属线连接在一起，不接电位。2.根据权利要求1所述的一种内嵌PMOS的双向可控硅静电防护器件，其特征在于：有七个场氧隔离区；所述第一场氧隔离区在第一P+注入区左侧与P型衬底左侧边缘之间，第二场氧隔离区在第一P+注入区与第一N+注入区之间，第三场氧隔离区在第一N+注入区与第二P+注入区之间，第四场氧隔离区在第二P+注入区与第二N+注入区之间，第五场氧隔离区在第二N+注入区与第三P+注入区之间，第六场氧隔离区在第四P+注入区与第三N+注入区之间，第七场氧隔离区在第三N+注入区与P型衬底右侧边缘之间。3.根据权利要求2所述的场氧隔离区，其特征在于：所述第一场氧隔离区位于P型衬底左侧边缘表面；第二场氧隔离区、第三场氧隔离区、第四场氧隔离区、第五场氧隔离区位于第一P阱表面；第六场氧隔离区位于第二P阱表面；第七场氧隔离区位于P型衬底右侧边缘表面。4.根据权利要求1所述的一种内嵌PMOS的双向可控硅静电防护器件，其特征在于：当ESD脉冲到达器件的阳极，器件的阴极接低电位时，其触发电流会从阳极进入，依次经过第一P阱中的第一P+注入、第二P+注入、第一N+注入以及第二P阱中的第四P+注入、第三N+注入，最终由阴极流出；第一P阱/第一N阱/第一P阱构成一个寄生三极管PNP，第一N阱/第二P阱/第二P阱中的第三N+注入构成一个寄生三极管NPN，当PNP和NPN开启后，构成正向SCR路径，其击穿面为第一N阱与第二P阱之间。5.根据权利要求1所述的一种内嵌PMOS的双向可控硅静电防护器件，其特征在于：当ESD脉冲到达器件的阴极，器件的阳极接低电位时，第二P阱中的第三N+注入/第二P阱/第一N阱构成寄生三极管NPN，第二P阱/第一N阱/第一P阱构成寄生三极管PNP，当PNP和NPN开启后，构成反向SCR路径，其击穿面为第一N阱与第一P阱之间。6.根据权利要求1所述的一种内嵌PMOS的双向可控硅静电防护器件，其特征在于：当ESD脉冲到达器件的阳极时，器件阴极接地电位时，...

【专利技术属性】
技术研发人员：董鹏，李爽，骆生辉，李幸，黄昭，李忠，
申请(专利权)人：湖南静芯微电子技术有限公司，
类型：发明
国别省市：