一种驱动电路的版图、半导体结构及半导体存储器制造技术

本申请实施例提供了一种驱动电路的版图、半导体结构及半导体存储器，该版图包括：P型晶体管、N型晶体管和四个测试模块；其中，所述四个测试模块分布于所述P型晶体管和所述N型晶体管的两侧且呈上下对称结构，所述P型晶体管和所述N型晶体管在所述四个测试模块的中间呈上下结构分布。这样，不仅可以提高信号的匹配性和一致性，减少外部因素的影响；同时整体版图呈对称结构，而且排布紧凑，还可以达到节省面积的目的。面积的目的。面积的目的。

【技术实现步骤摘要】
一种驱动电路的版图、半导体结构及半导体存储器


[0001]本申请涉及集成电路
，尤其涉及一种驱动电路的版图、半导体结构及半导体存储器。

技术介绍

[0002]随着半导体技术的不断发展，集成电路进入了系统级芯片(System on Chip，SOC)时代，工艺尺寸的不断缩小，版图的设计越发重要。
[0003]在动态随机存取存储器(Dynamic Random Access Memory，DRAM)中，针对电源驱动电路的版图设计，由于目前在布局布线时考虑因素不全面，导致不仅面积较大，而且还降低了信号的匹配性和一致性。

技术实现思路

[0004]本申请提供了一种驱动电路的版图、半导体结构及半导体存储器，不仅可以提高信号的匹配性和一致性，减少外部因素的影响；同时整体版图呈对称结构，而且排布紧凑，还可以达到节省面积的目的。
[0005]本申请的技术方案是这样实现的：
[0006]第一方面，本申请实施例提供了一种驱动电路的版图，该版图可以包括P型晶体管、N型晶体管和四个测试模块；其中，四个测试模块分布于P型晶体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种驱动电路的版图，其特征在于，所述版图包括P型晶体管、N型晶体管和四个测试模块；其中，所述四个测试模块分布于所述P型晶体管和所述N型晶体管的两侧且呈上下对称结构，所述P型晶体管和所述N型晶体管在所述四个测试模块的中间呈上下结构分布。2.根据权利要求1所述的版图，其特征在于，所述四个测试模块包括第一测试模块、第二测试模块、第三测试模块和第四测试模块；其中，所述第一测试模块和所述第二测试模块分布于所述P型晶体管两侧且呈对称结构，所述第三测试模块和所述第四测试模块分布于所述N型晶体管两侧且呈对称结构。3.根据权利要求2所述的版图，其特征在于，所述P型晶体管包括第一P型晶体管、第二P型晶体管和第三P型晶体管，所述N型晶体管包括第一N型晶体管、第二N型晶体管和第三N型晶体管；其中，所述第一P型晶体管的栅极与第一驱动信号连接，所述第二P型晶体管的栅极与所述第一测试模块连接，所述第三P型晶体管的栅极与所述第二测试模块连接；所述第一N型晶体管的栅极与第二驱动信号连接，所述第二N型晶体管的栅极与所述第三测试模块连接，所述第三N型晶体管的栅极与所述第四测试模块连接。4.根据权利要求3所述的版图，其特征在于，所述第一P型晶体管位于所述第二P型晶体管与所述第三P型晶体管的中间，使得所述第二P型晶体管靠近所述第一测试模块，所述第三P型晶体管靠近所述第二测试模块；所述第一N型晶体管位于所述第二N型晶体管与所述第三N型晶体管的中间，使得所述第二N型晶体管靠近所述第三测试模块，所述第三N型晶体管靠近所述第四测试模块。5.根据权利要求3所述的版图，其特征在于，所述第一P型晶体管、所述第二P型晶体管、所述第三P型晶体管、所述第一N型晶体管、所述第二N型晶体管和所述第三N型晶体管均为插指(finger)结构；其中，所述插指结构中设置的插指数是根据所述版图的整体结构和连线分布确定的。6.根据权利要求1所述的版图，其特征在于，所述测试模块包括P型MOS管和N型MOS管；其中，所述N型MOS管分布于所述测试模块的中间部分，所述P型MOS管沿第一方向分布于所述N型MOS管的两侧。7.根据权利要求6所述的版图，其特征在于，所述测试模块还包括P型衬底和N型衬底；其中，所述P型衬底的边缘包围所述N型MOS管，所述N型衬底的边缘包围所述P型MOS管。8.根据权利要求3所述的版图，其特征在于，所述版图划分为布局层和信号层，且所述信号层位于所述布局层的上方；其中，所述第一P型晶体管、所述第二P型晶体管、所述第三P型晶体管、所述第一N型晶体管、所述第二N型晶体管、所述第三N型晶体管以及所述四个测试模块均位于所述布局层。9.根据权利要求8所述的版图，其特征在于，所述信号层包括所述第一驱动信号、所述第二驱动信号和输出电压信号；其中，所述第一驱动信号与所述第二驱动信号匹配且呈上下结构分布，所述第一驱动信号与所述第二驱动信号的两侧均分布为所述输出电压信号...

【专利技术属性】
技术研发人员：孙会娟，李智勋，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：