芯片的静电保护电路制造技术

本申请提供一种芯片的静电保护电路，芯片包括电源焊盘和接地焊盘，静电保护电路包括：监测单元，其连接于电源焊盘和接地焊盘之间，其设有第一输出端和第二输出端，用于在电源焊盘上有静电脉冲时生成第一触发信号和第二触发信号，第一泄放晶体管，其控制端与第一输出端连接，其第一端连接电源焊盘，其第二端连接接地焊盘，用于在第一触发信号的触发下将静电电荷泄放至接地焊盘，第二泄放晶体管，其控制端与第二输出端连接，其第一端连接电源焊盘，其第二端连接接地焊盘，用于在第二触发信号的触发下将静电电荷泄放至接地焊盘。本方案可以使两个泄放晶体管导通更均匀，从而提升泄放能力。力。力。

【技术实现步骤摘要】
芯片的静电保护电路


[0001]本申请涉及集成电路
，尤其涉及一种芯片的静电保护电路。

技术介绍

[0002]静电无处不在，假如没有静电保护电路，一块芯片很快会被由于各种各样原因而引入静电所损伤，并且几乎会被一击致命。
[0003]因此，芯片中通常设有静电保护电路，静电保护电路用于及时泄放静电电荷，避免被保护电路由于承受静电电荷所带来高压而失效，甚至烧毁。

技术实现思路

[0004]本申请提供一种芯片的静电保护电路，旨在提供一种静电保护能力可调的静电保护电路。
[0005]第一方面，本申请提供一种芯片的静电保护电路，芯片包括电源焊盘和接地焊盘，静电保护电路包括：
[0006]监测单元，其连接于电源焊盘和接地焊盘之间，其设有第一输出端和第二输出端，用于在电源焊盘上有静电脉冲时生成第一触发信号和第二触发信号；
[0007]第一泄放晶体管，其控制端与第一输出端连接，其第一端连接电源焊盘，其第二端连接接地焊盘，用于在第一触发信号的触发下将静电电荷泄放至接地焊盘；
[0008]第二泄放晶体管，其控制端与第二输出端连接，其第一端连接电源焊盘，其第二端连接接地焊盘，用于在第二触发信号的触发下将静电电荷泄放至接地焊盘。
[0009]在一实施例中，监测单元包括：
[0010]监测电容，其设有第一端和第二端；
[0011]第一电阻，其设有第一端和第二端，其第一端连接监测电容的第二端后形成监测单元的第一输出端；
[0012]第二电阻，其设有第一端和第二端，其第一端连接第一电阻的第二端形成监测单元的第二输出端。
[0013]在一实施例中，第二电阻的阻值大于第一电阻的阻值。
[0014]在一实施例中，芯片还包括衬底，第一泄放晶体管在衬底上的投影到电源焊盘在衬底上的第一投影之间距离大于第二泄放晶体管在衬底上的投影到第一投影之间距离。
[0015]在一实施例中，第一泄放晶体管包括第一多指结构，第二泄放晶体管包括第二多指结构，其中，第一多指结构和第二多指结构相邻布置。
[0016]在一实施例中，监测电容的第一端连接电源焊盘，第二电阻的第二端连接接地焊盘。
[0017]在一实施例中，第一泄放晶体管和第二泄放晶体管均为N型晶体管，第一泄放晶体管的衬底端和第二泄放晶体管的衬底端连接接地焊盘。
[0018]在一实施例中，在电源焊盘上有静电脉冲时，监测单元的第一输出端的充电速率
大于监测单元的第二输出端的充电速率。
[0019]在一实施例中，监测电容的第一端连接接地焊盘，第二电阻的第二端连接电源焊盘。
[0020]在一实施例中，第一泄放晶体管和第二泄放晶体管均为P型晶体管，第一泄放晶体管的衬底端和第二泄放晶体管的衬底端连接电源焊盘。
[0021]在一实施例中，在电源焊盘上有静电脉冲时，监测单元的第一输出端的放电速率大于监测单元的第二输出端的放电速率。
[0022]在一实施例中，监测单元还设有第三输出端，静电保护电路还包括：
[0023]第三泄放晶体管，其控制端与监测单元的第三输出端连接，其第一端连接电源焊盘，其第二端连接接地焊盘，用于将静电电荷泄放至接地焊盘。
[0024]在一实施例中，监测单元还包括：
[0025]监测电容，其设有第一端和第二端；
[0026]第一电阻，其设有第一端和第二端，其第一端连接监测电容的第二端后形成监测单元的第一输出端；
[0027]第二电阻，其设有第一端和第二端，其第一端连接第一电阻的第二端形成监测单元的第二输出端；
[0028]第三电阻，其设有第一端和第二端，其第一端连接第二电阻的第二端形成监测单元的第三输出端。
[0029]在一实施例中，第一泄放晶体管在衬底上的投影到电源焊盘在衬底上的第一投影之间距离大于第二泄放晶体管在衬底上的第二投影到第一投影之间距离；
[0030]第三泄放晶体管在衬底上的投影到电源焊盘在衬底上的投影之间距离小于第二投影到第一投影之间距离。
[0031]在一实施例中，第一泄放晶体管、第二泄放晶体管和第三泄放晶体管均为N型晶体管。
[0032]本申请提供一种芯片的静电保护电路，监测单元设有两个输出端，其中一个输出端与第一泄放晶体管的控制连接，另一个输出端与第二泄放晶体管的控制端连接，以使两个泄放晶体管的触发信号不同，通过设置触发信号的大小调节两个泄放晶体管的导通速率，减少由于寄生参数不同而引起两个泄放晶体管的导通速率不同的影响，使得两个泄放晶体管的导通速率相近，避免导通速率快的晶体管由于流过大的静电泄放电流而失效，提高静电保护电路的可靠性。
附图说明
[0033]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
[0034]图1为本申请一实施例提供的芯片的静电保护电路的电路图；
[0035]图2为本申请一实施例提供的芯片的静电保护电路的电路图；
[0036]图3为图1和图2所示实施例提供的芯片的静电保护电路在衬底上的投影图；
[0037]图4为本申请另一实施例提供的芯片的静电保护电路的电路图；
[0038]图5为本申请另一实施例提供的芯片的静电保护电路的电路图；
[0039]图6为图5所示实施例提供的芯片的静电保护电路在衬底上的投影图；
[0040]图7为本申请一实施例提供的芯片的静电保护电路的电路图；
[0041]图8为本申请一实施例提供的芯片的静电保护电路的电路图；
[0042]图9为本申请一实施例提供的芯片的静电保护电路的电路图；
[0043]图10为本申请一实施例提供的芯片的静电保护电路的电路图。
[0044]通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
[0045]这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
[0046]本领域技术人员在考虑说明书及实践这里公开的专利技术后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本
中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求书指出。
[0047]如图1所示，本申请一实施例提供一种芯片的静电保护电路，芯片包括电源焊盘VDD和接地焊盘GND，芯片内设的内部电路位于电源焊盘VDD和接地焊本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片的静电保护电路，其特征在于，所述芯片包括电源焊盘和接地焊盘，所述静电保护电路包括：监测单元，其连接于所述电源焊盘和所述接地焊盘之间，其设有第一输出端和第二输出端，用于在所述电源焊盘上有静电脉冲时生成第一触发信号和第二触发信号；第一泄放晶体管，其控制端与第一输出端连接，其第一端连接所述电源焊盘，其第二端连接所述接地焊盘，用于在所述第一触发信号的触发下将静电电荷泄放至所述接地焊盘；第二泄放晶体管，其控制端与第二输出端连接，其第一端连接所述电源焊盘，其第二端连接所述接地焊盘，用于在所述第二触发信号的触发下将静电电荷泄放至所述接地焊盘。2.根据权利要求1所述的静电保护电路，其特征在于，监测单元包括：监测电容，其设有第一端和第二端；第一电阻，其设有第一端和第二端，其第一端连接所述监测电容的第二端后形成所述监测单元的第一输出端；第二电阻，其设有第一端和第二端，其第一端连接所述第一电阻的第二端形成所述监测单元的第二输出端。3.根据权利要求2所述的静电保护电路，其特征在于，所述第二电阻的阻值大于所述第一电阻的阻值。4.根据权利要求3所述的静电保护电路，其特征在于，所述第一泄放晶体管和所述第二泄放晶体管共用一衬底，所述第一泄放晶体管在所述衬底上的投影到所述电源焊盘在所述衬底上的第一投影之间距离大于所述第二泄放晶体管在所述衬底上的投影到所述第一投影之间距离。5.根据权利要求4所述的静电保护电路，其特征在于，所述第一泄放晶体管包括第一多指结构，所述第二泄放晶体管包括第二多指结构，其中，所述第一多指结构和所述第二多指结构相邻布置。6.根据权利要求2所述的静电保护电路，其特征在于，所述监测电容的第一端连接所述电源焊盘，所述第二电阻的第二端连接所述接地焊盘。7.根据权利要求6所述的静电保护电路，其特征在于，所述第一泄放晶体管和所述第二泄放晶体管均为N型晶体管，所述第一泄放晶体管的衬底端和所述第二泄放晶体管的衬底端连接所述接地焊盘。8.根据权利要求7所述的静电保护电路，其...

【专利技术属性】
技术研发人员：李新，应战，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：