一种改善器件应力的扇出型封装结构和电子设备制造技术

本实用新型专利技术公开了一种改善器件应力的扇出型封装结构和电子设备，封装结构包括：塑封层；芯片，设置于所述塑封层内；重布线子结构，位于所述塑封层正面和芯片正面的上方，与芯片正面电连接；第一应力缓冲层，设置于塑封层正面与所述重布线子结构之间；第二应力缓冲层，设置于芯片背面与塑封层之间。本实用新型专利技术通过第一应力缓冲层设置于塑封层正面与所述重布线子结构之间，第二应力缓冲层设置于芯片背面与塑封层之间，从而改善封装可靠性，进一步改善器件受力，从而改善封装翘曲使得封装结构的翘曲值更低。翘曲值更低。翘曲值更低。

【技术实现步骤摘要】
一种改善器件应力的扇出型封装结构和电子设备


[0001]本技术涉及半导体封装领域，尤其涉及一种改善器件应力的扇出型封装结构和电子设备。

技术介绍

[0002]从晶圆代工厂、封装厂到IC设计公司和系统厂商，都开始将先进封装作为突破摩尔定律的一个方向。先进封装作为晶圆制造的后道工序，在持续压缩芯片体积、提高加工效率、提高设计效率和减少设计成本方面不断发挥重要作用。相比于传统封装，先进封装具有提升芯片功能密度、缩短互联长度和进行系统重构三大功能。这其中，RDL(Re
‑
distributed layer，重布线层)技术的运用功不可没。也正是这项技术的兴起，使得封装厂得以在扇出型封装技术上与晶圆厂一较高下。扇出型封装又分为扇出型晶圆级封装(Fan
‑
Out Wafer Level Packaging；FOWLP)，以及扇出型面板级封装(Fan
‑
Out Panel Level Packaging；FOPLP)。
[0003]其中，FOPLP顾名思义就是把已知合格芯片KGD重排在一个板级大小的载体上进行整体封装后再切割，因为板的尺寸比晶圆大，一次可以封装更多芯片，所以理论上产能和成本都更有优势。但是对应地，由于封装时尺寸过大以及材料间的热膨胀(CTE)的不匹配，在封装工艺中，无法实现内部应力的平衡，最终导致注塑材料冷却过程中产生翘曲。
[0004]现有技术(申请号为CN202210407062.9的专利技术专利)公开了一种扇出型封装结构和扇出型封装结构的制备方法，涉及半导体封装
，该扇出型封装结构包括缓冲层、芯片、塑封层、第一组合布线层和第一焊球，通过设置缓冲层，并将芯片贴附在缓冲层上，然后设置包覆在芯片外的塑封层，缓冲层的热膨胀系数小于塑封层的热膨胀系数，第一焊球与第一组合布线层电连接，第一组合布线层与芯片电连接，实现了扇出型封装。其在塑封层和第一组合布线层之间形成缓冲层，使得器件受力时缓冲层能够优先于塑封层变形，吸收塑封层产生的结构应力，防止变形。然而由于其仅在塑封层和第一组合布线层之间形成缓冲层，而在塑封层和芯片之间并未设置缓冲层，当芯片与塑封层之间由于热膨胀(CTE)不匹配时会导致翘曲增大，同时影响可靠性。
[0005]因此，针对上述问题，提供一种改善器件应力的扇出型封装结构和电子设备，是本领域亟待解决的技术问题。

技术实现思路

[0006]本技术的目的在于克服现有技术的不足，提供一种改善器件应力的扇出型封装结构和电子设备。
[0007]本技术的目的是通过以下技术方案来实现的：
[0008]本技术的第一方面，提供一种改善器件应力的扇出型封装结构，包括：
[0009]塑封层；
[0010]芯片，设置于所述塑封层内；
[0011]重布线子结构，位于所述塑封层正面和芯片正面的上方，与芯片正面电连接；
[0012]第一应力缓冲层，设置于塑封层正面与所述重布线子结构之间；
[0013]第二应力缓冲层，设置于芯片背面与塑封层之间。
[0014]进一步地，所述重布线子结构包括：
[0015]第一介质层，设置于第一塑封层和芯片上方，所述第一介质层上设置有通电通孔；
[0016]重布线层，设置于第一介质层上方，且通过所述通电通孔与所述芯片正面电连接；
[0017]外接焊球，设置于所述重布线层上方，且与所述重布线层连接。
[0018]进一步地，所述重布线子结构还包括：
[0019]第二介质层，位于所述第一介质层和所述重布线层上方，所述第二介质层上设置有焊球通孔。
[0020]进一步地，所述第一应力缓冲层和第二应力缓冲层均为聚酰亚胺缓冲层或PBO缓冲层。
[0021]进一步地，所述芯片正面高于所述塑封层正面第一高度；所述第一应力缓冲层的正面与所述芯片正面持平。
[0022]进一步地，所述第一应力缓冲层厚度与第二应力缓冲层厚度相同。
[0023]进一步地，所述塑封层上设置有若干均匀排布的芯片。
[0024]本技术的第二方面，提供一种电子设备，包括所述的改善器件应力的扇出型封装结构。
[0025]本技术的有益效果是：
[0026](1)在本技术一示例性实施例中，第一应力缓冲层设置于塑封层正面与所述重布线子结构之间，从而使得器件受力时第一应力缓冲层能够优先于塑封层变形，吸收塑封层产生的结构应力，防止变形；同时，第二应力缓冲层设置于芯片背面与塑封层之间，改善封装中芯片与塑封层之间应力引起的翘曲和可靠性问题，即进一步改善器件受力，从而改善封装翘曲使得封装结构的翘曲值更低，从而改善封装可靠性。
[0027](2)在本技术的又一示例性实施例中，公开了重布线子结构的具体实现方式，其中第一介质层起到芯片与上方电气器件的绝缘和机械保护作用，重布线层起着在XY平面电气延伸和互联的作用，外接焊球起到封装结构与外面电路和或系统的电和或信号连接作用。
[0028](3)在本技术的又一示例性实施例中，第二介质层设置于第一介质层和重布线层上方，不仅起到重布线层的电气隔离和机械保护，还通过焊球通孔的设置实现了对外接焊球的支撑。
[0029](4)在本技术的又一示例性实施例中，芯片正面高于所述塑封层正面第一高度；第一应力缓冲层的正面与所述芯片正面持平。采用该种方式设置，可以使得形成的封装结构具有较好的平整性，保证了封装结构的可靠性。
附图说明
[0030]图1为本技术一示例性实施例中提供的一种改善器件应力的扇出型封装结构的示意图；
[0031]图2为本技术的一示例性实施例中提供的重布线子结构的示意图；
[0032]图3为本技术的又一示例性实施例中提供的重布线子结构的示意图；
[0033]图4为本技术的一示例性实施例中提供的一种改善器件应力的扇出型封装结构的制备流程示意图；
[0034]图5为本技术的又一示例性实施例中提供的一种改善器件应力的扇出型封装结构的制备流程示意图；
[0035]图6为本技术的又一示例性实施例中提供的一种改善器件应力的扇出型封装结构的制备流程示意图；
[0036]图7为本技术的又一示例性实施例中提供的一种改善器件应力的扇出型封装结构的制备流程示意图；
[0037]图8为本技术的又一示例性实施例中提供的一种改善器件应力的扇出型封装结构的制备流程示意图；
[0038]图中，1
‑
塑封层，2
‑
芯片，3
‑
重布线子结构，301
‑
第一介质层，30101
‑
通电通孔，302
‑
重布线层，303
‑
外接焊球，304
‑
第二介质层，30401
‑
焊球通孔，401
‑
第一应力缓冲层，402...

【技术保护点】

【技术特征摘要】
1.一种改善器件应力的扇出型封装结构，包括：塑封层；芯片，设置于所述塑封层内；重布线子结构，位于所述塑封层正面和芯片正面的上方，与芯片正面电连接；第一应力缓冲层，设置于塑封层正面与所述重布线子结构之间；其特征在于：还包括：第二应力缓冲层，设置于芯片背面与塑封层之间。2.根据权利要求1所述的一种改善器件应力的扇出型封装结构，其特征在于：所述重布线子结构包括：第一介质层，设置于第一塑封层和芯片上方，所述第一介质层上设置有通电通孔；重布线层，设置于第一介质层上方，且通过所述通电通孔与所述芯片正面电连接；外接焊球，设置于所述重布线层上方，且与所述重布线层连接。3.根据权利要求2所述的一种改善器件应力的扇出型封装结构，其特征在于：所述重布线子结构还包括：第二介质层，位于所述第一介质...

【专利技术属性】
技术研发人员：马磊，张帅，
申请(专利权)人：成都复锦功率半导体技术发展有限公司，
类型：新型
国别省市：