封装基板的制备方法技术

本发明专利技术提供一种封装基板的制备方法，通过在CAM资料中的待镀掩膜图形中增设辅助镀铜区，所述辅助镀铜区用于扩大电镀时的电镀面积，有效提升了生成的电镀金属层的膜厚均匀性；并且所述辅助镀铜区与所述覆铜区存在的间隔大于等于制程关键尺寸，刻蚀去辅助铜时不会对主铜的连接线路产生影响，最终使得主铜的连接线路是基于改良型半加成法制作形成，保证了主铜的连接线路的线条精度。主铜的连接线路的线条精度。主铜的连接线路的线条精度。

【技术实现步骤摘要】
封装基板的制备方法


[0001]本专利技术属于半导体集成电路
，涉及一种封装基板的制备方法。

技术介绍

[0002]目前，IC封装基板等产品朝着高密度、细线路、小孔径的方向发展，从而对电镀铜厚的均匀性提出越来越高的要求。
[0003]目前，客户对于电镀铜厚的要求越来越严格，要求同一片板不同图形之间的铜厚(线路、焊盘PAD、大铜面)极差≤4μm，这对于改良型半加成方法(modified semi
‑
additive process，简称mSAP)制作的图形电镀产品是非常大的挑战。因此，急需提升封装基板产品的电镀铜厚均匀性。
[0004]在封装基板的电镀工艺中，因制程设备能力及工艺限制，设备的电流密度需要大于一定值，电流密度一定，电镀面积越大越容易控制电镀铜厚的均匀性，但是封装基板设计时，为了满足线宽及功能设计的需求，封装基板的表面只有部分区域需要电镀铜，镀铜区域的面积与封装基板表面的面积比例小于设定值，就会使得镀铜工艺控制均匀性变得困难。

技术实现思路

[0005]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种封装基板的制备方法，用于解决现有技术中封装基板在制备中所面临的电镀铜层膜厚均匀性差的制备问题。
[0006]为实现上述目的及其他相关目的，本专利技术提供一种封装基板的制备方法，包括以下步骤：
[0007]S1)提供一芯板结构；
[0008]S2)判断当前图形电镀工序CAM资料中待镀掩膜图形的残铜率，并在所述残铜率小于设定值时，于所述待镀掩膜图形中的空旷区域增设辅助镀铜区以得到更新的待镀掩膜图形，同时，基于所述辅助镀铜区增设辅助刻蚀掩膜图形，其中，所述辅助镀铜区与覆铜区之间存在一定间隙，所述间隙的尺寸大于等于制程关键尺寸；
[0009]S3)于所述芯板结构的至少一个表面形成第一光刻胶层，采用曝光、显影工艺将所述更新的待镀掩膜图形转移至所述第一光刻胶层中以形成第一掩膜层，其中，所述第一掩膜层的开口区域包括所述辅助镀铜区及所述覆铜区；
[0010]S4)基于所述第一掩膜层进行电镀形成电镀金属层，并去除所述第一掩膜层，其中，所述电镀金属层形成于所述覆铜区的部分为主铜，形成于所述辅助镀铜区的部分为辅助铜；
[0011]S5)于所述电镀金属层的表面形成第二光刻胶层，采用曝光、显影工艺将所述辅助刻蚀掩膜图形转移至所述第二光刻胶层中以形成第二掩膜层，其中，所述第二掩膜层的开口至少暴露出所述辅助铜；
[0012]S6)基于所述第二掩膜层刻蚀去除所述辅助铜，并去除所述第二掩膜层。
[0013]可选地，步骤S2)于步骤S1)之前执行。
[0014]可选地，至少一次重复执行S1)～S6)。
[0015]可选地，每次执行完S6)后，还包括：执行AOI检查的步骤。
[0016]可选地，所述芯板结构包括芯板、形成于所述芯板至少一个表面的层压介电层、形成于所述层压介电层表面的层压金属层及形成于所述层压金属层表面的金属种子层；其中，所述层压介电层中至少形成有互联孔。
[0017]可选地，芯板介电层、形成于所述芯板介电层相对两表面的图形化芯板互联层及贯穿所述芯板介电层及所述图形化芯板互联层的芯板层通孔。
[0018]可选地，在去除所述第二掩膜层的步骤后，还包括执行闪蚀工艺的步骤。
[0019]可选地，使用垂直连续电镀线设备电镀形成所述电镀金属层，其中，电流密度介于0.1ASD～10ASD。
[0020]可选地，采用真空贴膜机贴干膜形成所述第二光刻胶层。
[0021]如上所述，本专利技术封装基板的制备方法，通过在CAM资料中的待镀掩膜图形中增设辅助镀铜区，所述辅助镀铜区用于扩大电镀时的电镀面积，有效提升了生成的电镀金属层的膜厚均匀性；并且所述辅助镀铜区与所述覆铜区存在的间隔大于等于制程关键尺寸，刻蚀去辅助铜时不会对主铜的连接线路产生影响，最终使得主铜的连接线路是基于改良型半加成法制作形成，保证了主铜的连接线路的线条精度。
附图说明
[0022]图1显示为本专利技术所述封装基板的制备方法的工艺流程图。
[0023]图2显示为本专利技术实施例中所述芯板金属层与芯板介电层层压后的结构示意图。
[0024]图3显示为本专利技术实施例芯板的结构示意图。
[0025]图4显示为本专利技术实施例中所述芯板与层压介电层及层压金属层层压后的结构示意图。
[0026]图5显示为本专利技术实施例中所述芯板形成互联孔后结构示意图。
[0027]图6显示为本专利技术实施例所述的芯板结构的结构示意图。
[0028]图7显示为本专利技术实施例中形成有第一掩膜层后的结构示意图。
[0029]图8显示为本专利技术实施例中形成有电镀金属层后的结构示意图。
[0030]图9显示为本专利技术实施例中去除第一掩膜层后的结构示意图。
[0031]图10显示为本专利技术实施例中形成有第二掩膜层后的结构示意图。
[0032]图11显示为本专利技术实施例中形成刻蚀去除辅助铜后的结构示意图。
[0033]图12显示为本专利技术实施例中去除第二掩膜层后的结构示意图。
[0034]图13显示为本专利技术实施例中闪蚀后的结构示意图。
[0035]图14显示为本专利技术采用实施例所述方法制备的封装基板与采用现有技术制备的封装基板的测试对比数据。
[0036]元件标号说明
[0037]10
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
封装基板
[0038]100
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
芯板结构
[0039]110
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
芯板
[0040]111
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
芯板介电层
[0041]112
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
芯板金属层
[0042]113
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
芯板互联层
[0043]114
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
芯板层通孔
[0044]120
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
层压介电层
[0045]130
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
金属种子层
[0046]140
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
互联孔
[0047]150
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
层压金属层
[0048]200
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一掩膜层
[0049]220
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
辅助镀铜区
[0050]230
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种封装基板的制备方法，其特征在于，包括以下步骤：S1)提供一芯板结构；S2)判断当前图形电镀工序CAM资料中待镀掩膜图形的残铜率，并在所述残铜率小于设定值时，于所述待镀掩膜图形中的空旷区域增设辅助镀铜区以得到更新的待镀掩膜图形，同时，基于所述辅助镀铜区增设辅助刻蚀掩膜图形，其中，所述辅助镀铜区与覆铜区之间存在一定间隙，所述间隙的尺寸大于等于制程关键尺寸；S3)于所述芯板结构的至少一个表面形成第一光刻胶层，采用曝光、显影工艺将所述更新的待镀掩膜图形转移至所述第一光刻胶层中以形成第一掩膜层，其中，所述第一掩膜层的开口区域包括所述辅助镀铜区及所述覆铜区；S4)基于所述第一掩膜层进行电镀形成电镀金属层，并去除所述第一掩膜层，其中，所述电镀金属层形成于所述覆铜区的部分为主铜，形成于所述辅助镀铜区的部分为辅助铜；S5)于所述电镀金属层的表面形成第二光刻胶层，采用曝光、显影工艺将所述辅助刻蚀掩膜图形转移至所述第二光刻胶层中以形成第二掩膜层，其中，所述第二掩膜层的开口至少暴露出所述辅助铜；S6)基于所述第二掩膜层刻蚀去除所述辅助铜，并去除所述第二掩膜层。2.根据权利要求1所述的封装基板的制备方法，其特征在于...

【专利技术属性】
技术研发人员：宋景勇，田鸿洲，朱志钟，秦丽赟，王安，冯后乐，许托，
申请(专利权)人：上海美维科技有限公司，
类型：发明
国别省市：