一种LED芯片及制备方法技术

本发明专利技术公开了一种LED芯片及制备方法，LED芯片包括衬底、发光结构层、P型导电层和N型导电层，P型导电层与N型导电层互不接触；P型导电层与N型导电层相向延伸形成相互配合的叉指结构；发光结构层包括N型氮化镓层，N型氮化镓层的部分裸露在发光结构的四周；N型导电层沿发光结构层的倾斜侧壁与N型氮化镓层连接；发光结构层设置有若干个N型通孔，N型导电层基于N型通孔与N型氮化镓层电性连接。LED芯片通过设置叉指状结构的导电层，使得N型通孔均匀分布，有效提高芯片散热效率，通过设置倾斜侧壁结构，改善N型氮化镓层四周电流分布，降低N型导电层和N型氮化镓层之间连接位置的电流电压，提高LED的出光效率。提高LED的出光效率。提高LED的出光效率。

【技术实现步骤摘要】
一种LED芯片及制备方法


[0001]本专利技术主要涉及半导体
，具体涉及一种LED芯片及制备方法。

技术介绍

[0002]目前的大功率倒装LED芯片为了提高结构的稳定性，一般在P电极焊盘和N电极焊盘之间的芯片中部位置开设N型通孔，N型导电层通过N型通孔与N型氮化镓层电性连接，N型通孔在LED芯片使用过程中作为主要散热通道，将N型通孔集中在芯片中部容易导致芯片散热不均匀，电流集中在芯片中部位置，导致芯片发热严重，而且电流集中导致N型通孔处电压过大，影响LED芯片的出光效率。

技术实现思路

[0003]本专利技术的目的在于克服现有技术的不足，本专利技术提供了一种LED芯片及制备方法，所述LED芯片通过设置叉指结构的导电层，使得芯片上的N型通孔能够均匀分布，提高芯片的散热效率，通过设置倾斜侧壁使得N型导电层与N型氮化镓层边缘区域电性连接，降低N型通孔处的电压，提高LED芯片的出光效率。
[0004]本专利技术提供了一种LED芯片，所述LED芯片包括衬底、层叠在所述衬底上的发光结构层、设置在所述发光结构层上的导电层；
[0005]所述导电层包括P型导电层和N型导电层，所述N型导电层设置有容纳区，所述P型导电层位于所述容纳区内且所述P型导电层与所述N型导电层互不接触；
[0006]所述P型导电层的一侧与所述N型导电层的一侧相向延伸形成相互配合的叉指结构；
[0007]所述发光结构层包括设置在底部位置的N型氮化镓层，所述N型氮化镓层的顶面部分裸露在所述发光结构的四周；/>[0008]所述发光结构层设置有倾斜侧壁，所述N型导电层沿所述倾斜侧壁延伸到所述发光结构层下方并与所述N型氮化镓层的裸露部分相接；
[0009]所述发光结构层对应所述N型导电层覆盖的位置上设置有若干个N型通孔，所述N型导电层基于所述N型通孔与所述N型氮化镓层电性连接。
[0010]进一步的，所述P型导电层的面积为S1，所述LED芯片的顶面面积为S2，所述S1和所述S2之间的约束关系为：0.3*S2≤S1≤0.4*S2。
[0011]进一步的，部分所述N型通孔位于所述N型导电层的叉指结构的覆盖位置上。
[0012]进一步的，所述N型通孔和所述P型导电层之间的间隔为d1，所述d1的取值范围为：10μm≤d1≤30μm。
[0013]进一步的，所述N型孔的孔径为d2，所述d2的取值范围为：10μm≤d2≤60μm。
[0014]进一步的，所述N型孔的数量为m，所述m的取值范围为：4≤m≤60。
[0015]进一步的，所述倾斜侧壁的倾斜角度为a,所述a的取值范围为：30
°
≤a≤60
°
。
[0016]本专利技术还提供了一种LED芯片的制备方法，所述制备方法用于制备所述LED芯片，
所述制备方法包括：
[0017]在衬底上制备发光结构层，所述发光结构层底部设置有N型氮化镓层；
[0018]通过开孔加工在所述发光结构层的顶面形成直达所述N型氮化镓层中部位置的N型通孔；
[0019]在所述发光结构层的圆周侧壁上加工形成倾斜侧壁，基于所述倾斜侧壁使得所述发光结构层底部的N型氮化镓层的四周部分区域裸露；
[0020]在所述发光结构层上加工形成导电层，对所述导电层图案化处理形成带有叉指结构的P型导电层，以及覆盖在所述N型通孔上的N型导电层。
[0021]进一步的，所述制备方法还包括：在所述N型通孔的内壁形成孔壁绝缘层；
[0022]在所述倾斜侧壁加工形成侧壁绝缘层。
[0023]进一步的，所述在所述发光结构层上加工形成导电层包括：
[0024]将所述N型导电层沿所述倾斜侧壁延伸并与所述N型氮化镓层的裸露部分电性连接。
[0025]本专利技术提供了一种LED芯片及制备方法，所述LED芯片通过设置叉指结构的导电层，使得芯片上的N型通孔能够均匀分布，提高芯片的散热效率，通过设置倾斜侧壁使得N型导电层与N型氮化镓层边缘区域电性连接，降低N型通孔处的电压，提高LED芯片的出光效率。
附图说明
[0026]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见的，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0027]图1是本专利技术实施例中LED芯片结构俯视示意图；
[0028]图2是本专利技术实施例中电极层结构俯视示意图；
[0029]图3是本专利技术实施例中LED芯片结构剖视图；
[0030]图4是本专利技术实施例中附图3中b处结构放大示意图；
[0031]图5是本专利技术实施例中LED芯片制备方法流程图。
具体实施方式
[0032]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。
[0033]实施例一：
[0034]图1示出了本专利技术实施例中LED芯片结构俯视示意图，图2示出了本专利技术实施例中电极层结构俯视示意图，图3示出了本专利技术实施例中LED芯片结构剖视图，图4示出了本专利技术实施例中附图3中b处结构放大示意图。所述LED芯片包括衬底1、层叠在所述衬底1上的发光结构层2、设置在所述发光结构层2上的导电层。
[0035]进一步的，所述衬底1可以为蓝宝石衬底1，也可以为硅衬底1。
[0036]具体的，所述导电层包括P型导电层4和N型导电层3，所述N型导电层3设置有容纳区，所述P型导电层4位于所述容纳区内且所述P型导电层4与所述N型导电层3互不接触，所述P型导电层4和所述N型导电层3用于连接发光结构和LED芯片的芯片电极焊盘。
[0037]进一步的，所述P型导电层4的面积为S1，所述LED芯片的顶面面积为S2，所述S1和所述S2之间的约束关系为：0.3*S2≤S1≤0.4*S2，以确保设置有足够的导电层面积进行LED芯片电极焊盘的制备。
[0038]进一步的，将所述P型导电层4设置在所述N型导电层3内部的容纳区内，且所述P型导电层4和所述N型导电层3之间保持间隔，从而确保所述P型导电层4和所述N型导电层3之间的相互绝缘，避免出现短路的情况，所述P型导电层4和所述N型导电层3相互独立分布，减少了P型导电层4和N型导电层3之间的绝缘层设置，从而简化LED芯片的制备工艺，提高制备效率。
[0039]具体的，所述P型导电层4的一侧与其邻近的所述N型导电层3的一侧，相向延伸形成相互配合的叉指结构，所述P型导电层4和所述N型导电层3之间的结构紧凑，有效提高LED芯片顶面面积的利用效率。
[0040]具体的，所述发光结构层2包括设置在底部位置的N型氮化本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种LED芯片，其特征在于，所述LED芯片包括衬底、层叠在所述衬底上的发光结构层、设置在所述发光结构层上的导电层；所述导电层包括P型导电层和N型导电层，所述N型导电层设置有容纳区，所述P型导电层位于所述容纳区内且所述P型导电层与所述N型导电层互不接触；所述P型导电层的一侧与所述N型导电层的一侧相向延伸形成相互配合的叉指结构；所述发光结构层包括设置在底部位置的N型氮化镓层，所述N型氮化镓层的顶面部分裸露在所述发光结构的四周；所述发光结构层设置有倾斜侧壁，所述N型导电层沿所述倾斜侧壁延伸到所述发光结构层下方并与所述N型氮化镓层的裸露部分相接；所述发光结构层对应所述N型导电层覆盖的位置上设置有若干个N型通孔，所述N型导电层基于所述N型通孔与所述N型氮化镓层电性连接。2.如权利要求1所述的LED芯片，其特征在于，所述P型导电层的面积为S1，所述LED芯片的顶面面积为S2，所述S1和所述S2之间的约束关系为：0.3*S2≤S1≤0.4*S2。3.如权利要求1所述的LED芯片，其特征在于，部分所述N型通孔位于所述N型导电层的叉指结构的覆盖位置上。4.如权利要求1所述的LED芯片，其特征在于，所述N型通孔和所述P型导电层之间的间隔为d1，所述d1的取值范围为：10μm≤d1≤30μm。5.如权利要求1所述的LED芯片，其特征在于，所述N型孔的孔径为...

【专利技术属性】
技术研发人员：唐恝，范凯平，邓梓阳，何俊聪，于倩倩，
申请(专利权)人：佛山市国星半导体技术有限公司，
类型：发明
国别省市：